- 博客(213)
- 资源 (5)
- 收藏
- 关注
RSS订阅原创 LPDDR5 学习笔记07：读写操作详解
本文介绍了LPDDR5 SDRAM的读写操作时序规范。对于读操作，需在时钟上升沿发送读指令，经过RL延迟后输出首个有效数据，并需定期校准采样时钟以补偿时序偏移。写操作需先建立WCK2CK同步状态，WCK信号需提前驱动，并在写入数据后保持活动状态。连续读写操作中，若指令间隔超过特定阈值需重新同步。还介绍了RDQS模式，通过数据选通信号提高高速场景下的数据采集可靠性。所有操作都需满足严格的时序参数要求，包括前后导码、后缀周期等，以确保数据可靠传输。
2025-07-28 08:30:00
874
原创 LPDDR5 学习笔记06：Row Operation 详解
本文介绍了LPDDR5 SDRAM的ACTIVATE命令构成及执行要求，包含Activate-1和Activate-2两条子命令的触发条件与时间约束（tAAD≤8个周期）。详细说明了不同存储体模式（8B/BG/16B）的地址选择机制，以及行激活、预充电操作的时间参数（tRCD/tRAS/tRP等）。重点分析了全存储体预充电（tRPab）与单存储体预充电（tRPpb）的电流特性差异，并阐述了自动预充电功能（通过AP位控制）对系统性能的优化作用。所有操作均需严格遵循JEDEC JESD209-5C规范的时间参数
2025-07-25 08:30:00
525
原创 【知识分享】什么是RGMII接口？
RGMII（精简千兆媒体独立接口）是以太网PHY与MAC间的标准接口，将引脚数从24减至12个，支持10/100/1000Mbps三种速率。其核心特性包括：4位宽双工数据路径（TX/RX各配独立时钟），1000Mbps模式下采用125MHz双倍速率信令，低速模式单边沿触发。接口规范历经1.3（2.5V CMOS）和2.0（1.5V HSTL）版本演进，时序控制存在Original RGMII（PCB延迟1.5-2ns）与RGMII-ID（MAC内部延迟≥1.2ns）两种模式。通过特殊编码机制（RXDV/RX
2025-07-17 08:30:00
722
原创 LPDDR5 学习笔记05：WCK操作详解
LPDDR5 SDRAM采用双时钟设计，写时钟（WCK）频率为命令时钟（CK）的2倍或4倍，需要通过WCK2CK同步机制解决时钟域对齐问题。该同步操作由带特殊标志位的CAS命令触发，控制器需提供半频WCK脉冲进行状态校准。同步完成后才能执行读写操作，且支持多存储体组同步和WCK常开模式以优化性能。掉电后必须重新执行同步流程，确保时钟域正确对齐。该机制有效解决了高速内存接口的时序挑战，为LPDDR5性能提升提供关键技术支撑。
2025-07-16 08:30:00
641
原创 LPDDR5 学习笔记04：CA总线训练详解
LPDDR5 SDRAM的命令总线训练（CBT）是高频/中频操作前的关键步骤，通过调整内部参考电压VREF(CA)和时序优化信号完整性。LPDDR5提供两种CBT模式（通过MR13选择），均需通过模式寄存器（MR）配置频率设定点（FSP）和写时钟（WCK）参数。模式1通过DQ[7]电平切换FSP组，异步输出CA信号至DQ总线；模式2利用DMI[0]和DQ[6:0]动态调整VREF(CA)，并同步反馈CA捕获值。训练前后自动切换FSP设置，确保系统稳定性。CBT可从空闲或自刷新状态启动，但需避免掉电或
2025-07-11 08:30:00
886
原创 LPDDR5 学习笔记03：ZQ校准模式详解
本文详细介绍了LPDDR5的两种ZQ校准模式：后台校准和基于指令的校准。后台校准模式下，DRAM自动执行校准并更新阻抗值，系统可通过监测ZQUF标志或定期发送锁存命令来维持精度；基于指令的模式则需要控制器主动发送校准命令。文章还阐明了两种模式在上电初始化、DVFSQ激活状态下的操作流程，以及模式切换的具体步骤。特别强调了ZQ发起芯片与目标芯片的操作差异，以及在不同电源状态下（如掉电模式）的校准处理方式。这些机制确保了LPDDR5在各种工作条件下都能保持精确的阻抗匹配。
2025-07-07 08:30:00
1128
原创 LPDDR5 学习笔记02：上电初始化与下电时序
LPDDR5上电初始化流程需严格遵守时序要求：首先确保电源按顺序上电（VDD1→VDD2H→VDD2L→VDDQ），RESET_n保持低电平至电压稳定。初始化包含自动ZQ校准、命令总线训练（CBT）、WCK2CK电平校准和DQ总线训练四个关键阶段，需完成全部训练后才能正常操作。在双电源轨系统中，须在CBT前设置MR13寄存器。复位操作需保持RESET_n低电平至少tPW_RESET时间，断电时要求CS保持低电平且电源电压有序下降。非受控下电时电压斜率需低于0.5V/μs，器件生命周期内不得超过400次非受控
2025-07-02 08:30:00
718
原创 内容检索（2025.06.30）
本平台聚焦信号完整性与电磁兼容难题，分享设计实践心得。内容贯穿阻抗匹配、布线精髓，深挖电磁干扰应对与滤波屏蔽之法，细究建模仿真与测试验证要点。每篇文章皆是对电子产品性能优化的深度洞察，邀您共同探索信号与电磁和谐之道，共筑稳定高效的数字天地。
2025-06-30 08:30:00
846
原创 LPDDR5 学习笔记01：功能概述
LPDDR5/LPDDR5X SDRAM设备采用8/16DQ通道架构，支持2Gb-32Gb容量。通过CK命令时钟和更快的WCK数据时钟协同工作，7个CA引脚传输控制信息，支持2:1或4:1的WCK:CK比例。设备提供BG/8B/16B三种存储模式选择，分别支持不同数据速率（最高8.533Gbps）和突发长度。采用0.5V VDDQ电源电压，实现高速双倍数据速率传输，并通过差分WCK时钟完成数据采样。读写采用突发访问机制，需先激活命令再执行读写操作。新型LPDDR5X仅支持BG和16B模式，优化了高速性能。
2025-06-27 08:30:00
1035
原创 【知识分享】DDR4 初始化校准和训练详解
本文详细介绍了DDR4 DRAM的初始化流程，主要包括四个关键阶段：1) 电源上电与初始化阶段，涉及复位信号时序、时钟稳定等规范要求；2) ZQ校准阶段，通过外部精密电阻调整DQ引脚阻抗；3) VrefDQ校准阶段，设置数据接收基准电压；4) 读写训练阶段，通过Write Leveling、MPR模式、Read/Write Centering等技术校准时序参数。文章深入解析了各阶段的工作原理、JEDEC规范要求和具体实现方法，为DDR4硬件设计提供了系统的技术参考。
2025-06-16 08:30:00
1025
原创 【知识分享】DDR4 硬件架构基础知识
DDR4是第四代双倍数据率同步动态随机存取存储器，采用1.2V低电压供电，支持2133～3200MT/s传输速率。其硬件架构基于Bank Group分层设计，每个Bank Group包含4个Bank，通过并行处理提升数据访问效率。内部采用8n预取架构，结合点对点总线设计，实现高带宽与低延迟。地址线分时复用行/列地址，支持高效寻址。此外，DDR4引入DBI、CRC等技术增强信号完整性，支持ECC校验提升数据可靠性。其封装形式多样，支持高密度模块，广泛应用于服务器、工作站及消费级设备，成为当前主流内存解决方案。
2025-06-10 08:19:16
1020
原创 浅谈 PAM-2 到 PAM-4 的信令技术演变
通信信令技术正从PAM-2（原NRZ）向PAM-4演进。PAM-2凭借简单可靠的特点长期支撑PCIe和以太网标准，但在32Gb/s以上速率时面临带宽限制。PAM-4通过多电平调制实现数据速率翻倍，已应用于400G以太网和PCIe Gen6等高速标准。虽然PAM-4信噪比降低9.6dB，但FEC纠错技术有效保障了传输可靠性。这一技术演进满足了数据中心等场景对超高速网络的需求，为通信行业发展提供了关键技术支撑。
2025-05-31 08:30:00
941
原创 零基础学习电磁兼容（EMC）14--EMC研究的实际意义
电磁兼容性研究意义重大。于电子产品和设备而言，能提升其可靠性，保障自身及周围系统稳定运行；对人体健康，可减少电磁污染伤害，降低疾病风险；在安全层面，能防止静电放电等引发的灾害事故；于信息安全，可防止高频辐射等导致的信息泄漏，保障军事、金融等关键领域信息安全。总之，电磁兼容性研究贯穿生活、生产与安全各环节，对推动科技进步、维护社会稳定、保障人类福祉有着不可替代的作用。
2025-05-25 08:30:00
540
原创 【知识分享】MIPI C-PHY 技术概述
C-PHY是一种高速高效的物理层（PHY）技术，专为移动应用场景设计，通过三相符号编码技术在三线导线组上传输信息，每个符号可传输约2.28位。C-PHY与D-PHY紧密关联，重用D-PHY的许多部分，并能与D-PHY共存于同一IC引脚上，支持双模器件开发。C-PHY采用三线Lane结构，无单独时钟Lane，通过电压变化机制进行数据编码和时钟定时编码，数据速率约为符号速率的2.28倍，且无需额外开销。
2025-05-16 08:30:00
1386
原创 【知识分享】车载以太网PCB布局设计指南
本文将深入探讨在设计车载以太网设备的印刷电路板（PCB）时需要着重考虑的若干关键主题。这些主题广泛涵盖了数据布线设计，以确保其符合信号完整性（SI）和电磁兼容性（EMC）标准；外部元器件的合理摆放；以及采取有效的抗电磁干扰（EMI）布局策略等方面。通过全面且细致地处理这些关键环节，能够显著提升车载以太网设备的性能与可靠性。
2025-05-08 08:30:00
683
原创 【知识分享】如何计算IBIS驱动模型的内阻？
“如何从IBIS文件中找到驱动器阻抗信息？”大多数情况下，设计者需要这些信息，以便可以找到策略，以控制由传输路径的阻抗不连续引起的信号反射。当驱动器的输出阻抗与传输线特性阻抗（Zo）不匹配时，会产生反射，导致接收器振铃。在接收器处使用上拉或下拉电阻来匹配Zo是解决这个问题的一种方法，但它不是首选的方法，因为电阻值将在45~70欧姆范围内，以匹配PCB设计中典型单端传输线50欧姆的阻抗。如此低的电阻会导致驱动器上的额外负载，从而导致更高的功耗。
2025-05-06 08:30:00
924
原创 内容检索（2025.04.30）
本博客聚焦信号完整性与电磁兼容难题，分享设计实践心得。内容贯穿阻抗匹配、布线精髓，深挖电磁干扰应对与滤波屏蔽之法，细究建模仿真与测试验证要点。每篇文章皆是对电子产品性能优化的深度洞察，邀您共同探索信号与电磁和谐之道，共筑稳定高效的数字天地。
2025-04-30 08:30:00
663
原创 【知识分享】差分阻抗和奇模阻抗的关系
当我们有一个差分对时，TDR实际上测量的是差分对中任意一条线的奇模阻抗。两条线的两个奇模阻抗之和就是差分对的差分阻抗。大多数TDR仪器测量差分对的差分阻抗的方式是测量该对中两条线的奇模阻抗。在差分TDR中，通道1输出1V到0V信号，通道2输出-1V到0V信号，平均值为0，表示没有公共信号，是一个纯差分信号。
2025-04-28 08:30:00
1792
原创 【资料推荐】LVDS Owner’s Manual
本用户手册提供了很多有用的信息，首先简要概述了三种最常见的高速接口技术：LVDS（包括B-LVDS和M-LVDS）、CML和LVPECL，并阐述了它们各自的特点，还有一部分关于如何为应用选择最佳技术的内容。手册随后涵盖了相关主题，如电平转换、抖动、信号调理和建议的设计方法。这些实用信息将帮助设计者选择适合当前接口设计问题的正确解决方案，更重要的是，可以作为学习差分技术的基础入门资料。
2025-04-25 20:30:00
401
原创 【知识分享】什么是同轴传输线结构？
同轴传输线的几何形状由中心导体组，嵌在介电材料（Dielectric）中，并且，被连续的外导体所包围，也被称为屏蔽（Shield）。内外导体有相同的几何中心轴，因此得名同轴（Coaxial）。
2025-04-24 08:30:00
790
原创 【知识分享】PCB过孔技术概述
过孔在印刷电路板上的各层之间进行电连接，它们可以在层与层之间传递信号或能量。对于背板设计，最常见的通孔形式使用镀通孔（PTH）技术，它们将连接器的引脚连接到内部信号层。通过在要连接的层上钻一个孔，然后镀铜，形成PTH通孔。
2025-04-21 08:30:00
1150
原创 【知识分享】PCB 介电常数的获取方法
许多层压板供应商提供的Dk/Df表来源于箝位带状线谐振器测试方法，但是，这些数字并没有考虑到铜箔的实际粗糙度。当需要考虑基于层压厚度和铜箔粗糙度的Rz校正因子时，可以使用更精确的Dkeff值以及因果粗糙度模型（比如，Huray-Bracken roughness model）来进行传输线建模。
2025-04-18 08:30:00
1121
原创 【知识分享】USB2.0 测试方法简介
USB2.0 于 2000 年 4 月发布，现已成为连接计算机和外围设备的标准接口。该标准由 Compaq、HP、Intel、Lucent、Microsoft、NEC 和 Philips 合作制定，USB 2.0 速率增加到了 480 Mbps（高速模式），接口有四组信号：两条差分信号，VCC 和 GND 。
2025-04-16 08:30:00
965
原创 【资料推荐】Overview of Channel Equalization Techniques for Serial Interfaces
较新的行业标准 SerDes 协议，例如 PCIe Gen6、USB4 以及 100G 以太网等，正从多个维度给 PCB 设计人员带来愈发严峻的挑战。其一，每一代协议的数据传输速率近乎翻倍式增长，这对信号完整性等设计要求提出了更高标准。其二，出于成本控制的考量，所采用的电路板材料往往与前几代保持一致，这意味着材料特性并未随速率提升而同步优化。在此情形下，为弥补更高数据速率下必然增加的信号损耗，设计人员不得不借助复杂的均衡技术。
2025-04-14 08:30:00
807
原创 零基础学习电磁兼容（EMC）13--磁场耦合
当能量通过磁场从一个电路耦合到另一个电路时，就会发生磁场耦合（也称为电感耦合），由于电流是磁场的来源，因此当源电路的阻抗较低时，最有可能发生这种情况。
2025-04-07 08:30:00
240
原创 【知识分享】高速印刷电路板（PCB）寄生参数计算指南
对于高速PCB设计而言，寄生参数一直是令人讨厌的问题，它们会悄悄潜入PCB并在电路中造成严重的破坏，具体来说，它们是渗透到高速电路中的隐藏杂散电容器和电感器，包括由封装引线和长走线形成的电感器、PCB焊盘对金属平面形成的电容器、走线之间形成的电容器等等。
2025-04-03 08:30:00
1067
原创 内容检索（2025.03.31）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2025-03-31 09:03:50
1130
原创 零基础学习电磁兼容（EMC）12--电场耦合
当能量通过电场从一个电路耦合到另一个电路时，就会发生电场耦合（也称为电容耦合），并且，当源电路的阻抗很高时，最有可能发生这种情况。
2025-03-28 08:30:00
540
原创 【知识分享】电容器的那些事儿
电容器储蓄电荷的能力称作静电容量。电容器的电极面积越大、电极间距离越小，静电容量就越大。此外，在电极间插入电介质也可以增加静电容量。不过在作为电子元件使用时，电极面积是无法随意扩大的。因此，若要在保证大面积的同时实现小型化，主要会采用两种手段。一是将电极和介电体像卷轴一样卷起来。二是将电极和介电体做成三明治状，重叠成积层构造。
2025-03-25 08:30:00
833
原创 零基础学习电磁兼容（EMC）11--传输线的串扰
串扰是传输线理论中一个非常关键的点，虽然在信号完整性中被广泛应用，但是，在高频高速率的场景中，由串扰所引起的EMC/EMI问题，依然不容小觑，设计者仍然需要借助相关理论以助其进行电磁问题的分析和推导。
2025-03-20 08:30:00
878
原创 我的创作纪念日-730
寒来暑往，花落花开，普通人的生活意义，也许就在于默默地坚持自我否定，不断突破，哪怕生活多不易，也不能抛弃内心对于梦想的追求！其实，生活可以很幸苦、也可以很轻松，一切都取决于你对自己的要求和对梦想的执着。我的座右铭：“在恰当的时间，遇到恰当的人，做恰当的事，就是最对得起自己的安排”。今年的春天来得很迟，想象中的春暖花开也久未出现，但是，依然阻挡不了创作的热情。
2025-03-19 10:19:03
154
原创 【知识分享】如何有效防止PCB的模式转换
随着数据速率的不断攀升，模式转换会导致很多的设计问题，其中许多问题很难被检测到，因此，谨慎设计和精确仿真可以最小化模式转换、增强通道性能、减少串扰损耗，并减轻EMI问题，从而帮助降低项目开发成本并强化产品的设计可靠性。
2025-03-17 08:30:00
1481
原创 【知识分享】如何有效控制PCB的信号串扰？
控制PCB的信号串扰需要从布局设计、走线设计、电源和地平面设计、层叠结构与阻抗匹配以及其他多个方面进行综合考虑，这些措施的结合运用可以显著降低PCB设计中的串扰现象，提高电路的可靠性与稳定性。
2025-03-12 08:15:00
427
原创 零基础学习电磁兼容（EMC）10--差模和共模
在任何高速数字电路中，都会同时存在共模电流和差模电流，两种类型的电流共同决定了电磁能量的产生和传播。简单地说，只要有一对紧邻的信号走线和相应的参考回流路径，就会存在这两种电流。不同的是，差模信号用于搭载有用的数据信息，而共模信号只是伴随差模信号传输的“附带品”，但却是EMC合规验证中最麻烦的问题。
2025-03-11 08:30:00
648
原创 零基础学习电磁兼容（EMC）09--共阻抗耦合
当电流从两个不同的电路流过一个共同的阻抗时，会发生共阻抗耦合（又称为传导耦合），这种类型的耦合通常发生在电源和接地系统之间。这种耦合现象也可以称为“串扰”，换言之，共阻抗耦合或传导耦合可以看成是信号串扰的一个特例。
2025-03-05 08:30:00
326
原创 SerDes系列之 SSC扩频时钟技术
扩频时钟，又称展频（SSC-Spread Spectrum Clocking），当前PCIE、DDR、USB等几乎所有的高速接口都支持SSC的功能。电子工程师在日常的电气测试中经常与之接触，在电磁传导和辐射发射验证过程中，经常需要使用到芯片的SSC功能，它的物理表现形式，就是信号的比特率会在一个很小的范围内浮动，多见于周期性变化的时钟信号。
2025-03-03 08:30:00
1159
原创 内容检索（2025.02.28）
随着创作数量的增加，博客文章所涉及的内容越来越庞杂，为了更为方便地阅读，后续更新发布的文章将陆续在此汇总并附上原文链接，感兴趣的小伙伴们可持续关注文章发布动态！
2025-02-28 08:30:00
816
原创 零基础学习电磁兼容（EMC）08--屏蔽技术
作为实际的结构设计，一定会存在缝隙、孔、通风口等不完整的细节，这些细节都会显著降低屏蔽效能，尤其在高频段，相较于屏蔽材料本身固有的屏蔽效能，设计应更加关注这些不完整细节带来的能量泄漏。
2025-02-24 08:30:00
893
原创 【知识分享】一种远端串扰（FEXT）的等效计算方法
一般来说，每一个搭载电信号的攻击线都有一个电磁场分布在其导线周围，如果另一个导线（受害线）被放置在这个电磁场中，那么能量将通过电场和磁场从攻击线转移到受害线。由电场传递的能量可以用走线之间的互电容来建模，而由磁场传递的能量可以用互感来建模，因此，常规的方法，是通过电磁场的互容互感进行FEXT的分析，但是，这个推导过程复杂且准确性未知。本文将介绍一种利用差模信号（DS）和共模信号（CS）的叠加理论进行FEXT特性分析的等效计算方法。
2025-02-18 08:30:00
626
原创 零基础学习电磁兼容（EMC）07--屏蔽基础理论
平面波在远场总的损耗是吸收损耗和反射损耗之和，多重反射通常忽略不计；电场在近场总的损耗是吸收损耗和反射损耗之和，多重反射通常忽略不计；磁场在近场总的损耗是吸收损耗、反射损耗和多重反射三者之和，但这种情况仅存在于屏蔽体很薄时，如果屏蔽体较厚，并由此导致吸收损耗>9dB，那么多重反射也可以忽略不计。
2025-02-14 08:30:00
811
安全与电磁兼容：精选文章引用格式汇总
2024-11-14
Snubber Circuit for Buck Converter IC
2024-09-30
Power Tips: Calculate an R-C Snubber in Seven Steps
2024-09-30
The Design of a Scalable 2000 Amp Core Power Rail
2024-03-30
分享一篇ADI官网上关于铁氧体磁珠应用的技术文章，系统分析了磁珠谐振的产生与阻尼设计优化，非常实用，值得学习！
2023-08-24
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人