SIPIEMC仿真基本理论概念_si pi emc-CSDN博客

SIPIEMC基本概念

ipad由电路板（pcb：连接各种芯片器件中间的互连结构）组成；

pcb主要功能：实现芯片与芯片之间的传输；

传输的过程中需要提供需要的电源和地，在这个过程中，电路通过某一个芯片向另外一个芯片发出相应的数字信号或模拟信号；在此过程中，由于信号跳变速度比较快，就会出现各种各样的电磁波效应，比如反射、串扰、浮动、延时等，到达另外一端的芯片时，原始信号会出现不一样的地方；为了让信号正常传输到接收端，需要研究中间互连的通道，比如pcb上的走线、过孔、连接器等等，研究设计的电气特性，从而保证信号能够正常被接收信号所识别它所携带的信息，这个过程称为信号稳定性。即Signal Integrity：信号在传输、处理或生成过程中，保持其特征参数（如幅度、频率、相位、波形等）不随时间、环境或系统条件变化而显著波动的能力。

信号正常工作需要提供电源，pcb上的电源大多数情况是直流供电，但实际上无法到达理想直流效果；因为芯片在发送相应的信号时，内部会有各种各样开关的动作，所以有相应的频率的电流在浪涌；由于一定频率上电流有一定的阻抗，所以真实芯片内部并非是直流电流，而是有一定纹波的电流。为了让芯片正常工作，需要研究电源频率如何设计不超过芯片要求的范围，这个过程称为电源稳定性。即Power Integrity：在规定的输入/输出条件下，保持输出电压、电流稳定的能力。

当电路板在工作时，有信号被传播，有电源在波动，它就会对外形成一定电磁波的影响。需要做的是，当电路工作时，不要形成向外超出强度的电磁波，另外还希望它能够在频谱上进行正常工作，即EMC电磁兼容。Electro Magnetic Compatibility

为什么需要研究SI/PI/EMC问题？

pcb板子上有各种各样粗细长短的走线，对于一段走线来说，在频率比较低时，仅起了电气连通的作用。当上面传输的信号速率到达一定程度之后，导线就形成了一定的电容、电感效应；信号速率再到达一定程度后，会表现出传输线的效果；再高一频点，就形成了天线的效果，天线将电磁能量辐射出去；但pcb的主要作用是传递能量，而不是辐射能量。所以，不希望出现走线出现天线的效果。

SI、PI和EMC在PCB设计中是相互关联且至关重要的方面。通过综合考虑这三个方面的设计要点，可以确保PCB的性能、稳定性和可靠性满足要求。

什么样的速率是高频信号？

对很多工程师来讲，50Mhz或100Mhz以上是高频, 以下为低频，说法不准确。

以一个数字信号的频谱来表述这个问题，任意信号都可以通过傅里叶变换来建立频域与时域的关系。

图中例子为一个方波的时域信号通过傅里叶FFT变换得到的频谱图。在图中，可看出来，高频点的斜坡比较低，称为转角频率（转折频率，又名转角频率，是指两条渐近线相交点的频率），转角频率代表了时域信号高置斜坡比较有用的频点，从表达式可看出，最高由斜坡的频点的值与时域信号跳变时间（上升下降时间）有直接关系（上升沿，或下降沿所用时间的倒数）。所以评估一个信号是否属于高速信号时，根本上看的是跳变的时间。

参考原则：当电路走线的物理尺寸大于所传输信号的1/4波长时，视信号为高频/高速信号。

当信号的上升沿 / 下降沿时间（tr/tf）小于电路中传输线延迟（tpd）的 1/6~1/4 时，通常需要按高速信号处理。

传输线延迟 tpd=信号传播速度传输线长度，例如 FR4 板材上信号传播速度约为 6∼7ns/ft（纳秒 / 英尺）。
举例：若传输线长度为 10 英寸（约 0.83 英尺），则 tpd≈5∼6ns，此时若信号上升沿小于 1∼1.5ns，需按高速信号设计。

tips:

芯片在发送信号时，内部开关（通常是晶体管，如MOSFET或CMOS）的开关动作会产生特定频率的电流变化。这些动作与信号频率、电路设计以及功耗密切相关。以下是详细的技术解析：

1. 芯片内部开关的基本原理

芯片中的“开关”本质上是晶体管（例如CMOS中的互补MOSFET对），它们通过控制栅极电压来导通或关断电流通道：
导通状态：当栅极电压达到阈值时，源极和漏极之间形成导电通道，电流通过。
关断状态：栅极电压低于阈值时，导电通道消失，电流被阻断。

2. 电流动作与频率的关系

信号的频率直接影响开关的切换速度和电流的动态行为：
(1) 低频信号（如kHz以下）
电流动作：开关切换速度较慢，电流变化平缓。
特点：
寄生电容（如栅极电容）的充放电时间较长。
开关损耗（Switching Loss）较低，功耗主要由静态电流（漏电流）主导。

(2) 高频信号（如MHz~GHz）
电流动作：开关快速切换（纳秒级甚至皮秒级），电流频繁通断。
特点：
瞬态电流尖峰：每次开关切换时，寄生电容（如栅极电容、互连线电容）需要快速充放电，导致瞬时大电流（ (I = C  cdot  frac{dV}{dt} )）。
   趋肤效应：高频电流集中在导线表面，增加电阻和功耗。
   电磁辐射：高频电流回路可能产生电磁干扰（EMI）。

3. 关键现象与挑战

(1) 动态功耗
公式： (P =  alpha  cdot C  cdot V^2  cdot f )
(  alpha  ): 开关活动因子（0~1）
( C ): 负载电容
( V  ): 电压
( f  ): 频率

高频下功耗剧增：动态功耗与频率成正比，是芯片发热的主因。
(2) 信号完整性
串扰（Crosstalk）：高频信号通过相邻导线的寄生电容或电感耦合，导致噪声。
反射与振铃：阻抗不匹配时，高速信号在传输线中反射，造成波形畸变。
(3) 时钟同步
时钟树设计：高频时钟需通过缓冲器和平衡布线网络同步到整个芯片，避免时钟偏移（Skew）。

4. 芯片设计的应对措施

低功耗设计：
采用时钟门控（Clock Gating）动态关闭闲置模块。
使用多阈值电压（Multi-Vt）晶体管优化静态功耗。
高频优化：
减小互连线长度以降低寄生电容。
采用差分信号（如LVDS）抑制共模噪声。
散热管理：
布局时分散高功耗模块，避免局部过热。
使用硅通孔（TSV）或散热片增强导热。

5. 实例：数字信号传输

场景：CPU发送1GHz时钟信号。
过程：
  1. 时钟信号驱动时钟树中的缓冲器链。
  2. 每个缓冲器的MOSFET以1GHz频率开关，栅极电容反复充放电。
  3. 电流尖峰通过电源分配网络（PDN）流动，导致电源噪声（如地弹，Ground Bounce）。
  4. 去耦电容（Decoupling Capacitor）就近提供瞬态电流，稳定电压。
总结:
芯片内部开关的电流动作与信号频率紧密相关：低频时以静态功耗为主，高频时动态功耗和寄生效应（电容/电感）主导。设计需平衡速度、功耗和可靠性，高频芯片尤其依赖先进的工艺（如FinFET）和封装技术（如3D IC）。