手把手教你学PCIE--SMMU模块：学习方法论

如果你用的是普通的，成熟的pcie 设备，只要找到对应的设备驱动就好。先说下设备探测的顺序， 编译的时候开启PCIe支持（menuconfig， 或者defconfig 内开启），device tree里使能你家的PCIe Controller， device ID 和 vendor ID 在kernel device probe阶段对上了， linux pcie 内核驱动就会调用你写的pcie framework。嗯， 大部分情况下，pcie 喂给SMMU 的steam ID 就是设备被分配的BDF。

最终找到的STE如下所示，表中的信息包含属性相关信息， 翻译模式信息（是否 stream bypass, 若否，选择stage1, stage2或者stage1 + stage2翻译模式）。找到STE后可以进一步开始S1翻译或S2翻译。

MSI/MSI-x中断

学习方法论从基础概念出发：了解 MPU 的基本功能和应用场景。结合具体平台：查阅处理器手册，熟悉特定硬件上的 MPU 实现。深入核心机制：掌握内存区域划分、访问权限控制和异常处理机制。动手实践：编写测试程序，调试并优化 MPU 配置。拓展视野：探索 MPU 在虚拟化、性能优化等方面的应用。

驱动程序不需要感知 Stream ID。DMA 搬运时，设备在生成请求时会自动携带 Stream ID。该请求首先被发送到 SMMU，SMMU 根据 Stream ID 查找对应的上下文和页表，将虚拟地址（IOVA）翻译为物理地址（PA）。然后，SMMU 将物理地址返回给 DMA 控制器，DMA 使用这个物理地址进行真正的数据搬运。问题回答Stream ID 是谁设置的？由硬件自动生成（如 PCIe BDF），或由固件/驱动配置驱动需要知道 Stream ID 吗？

​：SMMU是SoC中连接主设备与系统内存的核心枢纽，通过地址转换、权限控制、流式优化等功能，解决了主设备DMA的安全性、效率和兼容性问题。从手机GPU到汽车ECU，SMMU的应用场景覆盖了几乎所有需要主设备与内存交互的嵌入式系统，是现代智能设备高效、安全运行的关键技术之一。

MPU（Memory Protection Unit）是一种专门用于 ​。，这些机制通常协同工作，形成多层防御体系，兼顾安全性、性能和灵活性。

一些词汇。 DVM： Distributed Virtual Memory，相互传递广播TLB维护操作的消息的协议； RC： PCI-E的Root Complex，如下图： Endpoint(EP)： 一个PCIE功能，用于一个SMMU client节点设备的context PASID： Process Address Space ID，一个PASID是一个Endpoint的本地ID，...

参考引用见参考资料章节）访问非连续的地址现在系统中很少再预留连续的memory，如果Master需要很多memory，可以通过SMMU把一些非连续的PA映射到连续的VA，例如给DMA，VPU，DPU使用。32位转换成64位现在很多系统是64位的，但是有些Master还是32位的，只能访问低4GB空间，如果访问更大的地址空间需要软硬件参与交换memory，实现起来比较复杂，也可以通过SMMU来解决，Master发出来的32位的地址，通过SMMU转换成64位，就很容易访问高地址空间。...

上图是一个采用NUMA架构的PCIe计算机硬件系统结构。为了方便理解，CPU的结构是基于Intel的Sky Lake架构抽象得到，主要表达CPU内部各个硬件电路的关系，并非硬件实际电路结构。GPU为PCIe版GPU，并且两个NUMA节点下的GPU使用的是NvLink桥接器进行直接连接。此外，假设操作系统为Linux 64位操作系统 在这样一个计算机系统中，总共有三个地址空间：虚拟地址空间，物理地址空间，PCIe总线地址空间

4.1 PCIe总线的基础知识 与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连接一个设备，这两个设备互为是数据发送端和数据接收端。PCIe总线除了总线链路外，还具有多个层次，发送端发送数据时将通过这些层次，而接收端接收数据时也使用这些层次。PCIe总线使用的层次结构与网络协议栈较为类似。 4.1.1 端到端的数据传递 PCIe链路使用“端

PCIe 配置空间是一个 256 字节的地址空间，分为多个部分，每个部分都有特定的功能。配置空间的结构和内容是由 PCI 规范定义的，确保了不同厂商的设备之间具有良好的互操作性。PCIe 配置空间是一个 256 字节的地址空间，用于存储和管理 PCIe 设备的配置信息。它包括头部和设备特定寄存器两部分，头部又分为 Type 0 和 Type 1 两种类型。配置空间的各个寄存器用于设备的初始化、配置和监控。理解配置空间的结构和功能对于开发和调试 PCIe 设备非常重要。

我将PCIE学习分为以下几个阶段 阶段一：理解掌握TLP报文格式； 阶段二：自己建工程，使用Vivado generate一个PCIE IP core，分析其example PIO工程的状态转移； 阶段三：基于xapp1052，分析其提供的128示例工程，分析其接收、发送、存储模块，看看其PIO仿真。 阶段四：基于xapp1052提供的BMD文件，自己搭建DMA工程；搭建DMA仿真环境，进行DMA仿真 阶段五：尝试写驱动代码，结合板卡进行测试

1 introduction Link: n Tx + n Rx Lane: 1 Tx + 1 Rx RC EP Bridge Switch Root Complex event controller 2 configuration mechanism: PCI compliance configuration mechanism PCI Express enhanced configutation mechanism Transaction layer ⇒ DLP four address spa

PCIe协议包含大量专业术语，这些术语既是技术沟通的桥梁，也是深入理解协议的核心钥匙。本文将聚焦协议栈中的高频术语，结合示意图与真实场景说明其定义、作用与关联关系，帮助读者建立完整的术语认知体系。​。

PCIe地址转换服务（ATS）详解