复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南

国产复旦微SOC平台的应用尚未普及，在ARM CONTEX A7+FPGA架构（PS+PL架构）中，CPU与FPGA通过AXI总线协议进行数据传输，小批量数据可以通过AXI_lite进行交互，大容量的数据需要采AXI_stream协议。 一，AXI总线简介 复旦微采用四核APU，GP总线接口和HP总线接口带宽支持64位。AXI_DMA可将在数据搬运工作中不占CPU资源，为内存AXI4_Stream外设之间提供高带宽的直接存储访问，大大提高数据传输效率。AXI协议提供单一的接口定义，能用在下述三种接口..

本文简要说明了复旦微FMQL系列SOC的开发流程

国产PSOC ZYNQ

6. 打包 boot.bin 文件，boot.bin 文件由 fsbl+bit+app0+app1+app2+app3 组成，注意修改 destination CPU 和 cstartup.s 文件一致。4. 修改初始化代码，fsbl 里边已经将 DDR 等硬件初始化好了，注释掉哦 app 中的初始化 代码，避免重复是初始化。5.修改工程的 a7_ahbsram.icf，主要修改点是将地址指向 DDR 上，多个 core 使 用的地址空间分隔开。7 固化后，重新上电，打印效果。

TEC100TAI-KIT是我司自主研制的一款基于上海复旦微电子复微青龙100TAI的全国产智能异构计算平台开发套件，该套件包含1个复微青龙100TAI核心板和1个PCIE规格的扩展底板。

不要在其余四个文件中修改设备树，即便修改了，编译后也不会生效，其余四个文件是通过DeviceTree文件夹以及.hdf文件编译后生成的，里面有vivado工程搭建的资源的设备树节点的描述，大家使用时，可以先不修改system-user.dtsi文件编译一次，这样其余四个文件中的设备树节点就根据你的DeviceTree文件夹以及.hdf文件进行了更新，然后再通过其余四个文件中的设备树节点的引用名字，在system-user.dtsi文件中通过引用添加新的设备树子节点信息。

当axi_awaddr为12时，axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB]为2， S_AXI_WDATA 值写入到slv_reg3。当axi_awaddr为4时，axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB]为1， S_AXI_WDATA 值写入到slv_reg1。当axi_awaddr为0时，axi_awaddr[ADDR_LSB+OPT_MEM_ADDR_BITS:ADDR_LSB]为。

该核心 模 块 将FMQL20S400 （兼容FMQL10S400）的最小系统集成在了一个 50*70mm 的核心板上，可以作为一个核心模块，进行功能性扩展，特别是用在控制领域，可以发挥其独特的优势。FMQL20S400 是全可编程融合芯片，在单芯片内集成了具有丰富特点的四核处理器（PS）和可编程逻辑（PL），基于先进的 28nm 工艺，配合相应的开发软件，实现一体化软硬件平台，方便开发，节约生产成本。 晶振：PL 端支持 1 路 50MHz 时钟，PS 端支持 1 路 33.33Mhz时钟；

复旦微FMQL PL侧网口踩过的坑

前一段时间写了不少使用Xilinx的Zynq芯片的文章，说实话在整个开发过程中几乎没有遇到什么疑难杂症。现在国产化进度赶人，进口的芯片只做了个功能验证，马上就要换上国产的。

1，复旦微ZYNQ FPGA开发工具是Procise，ARM开发工具是IAR； 2，它与xilinx ZYNQ不同的是，xilinx移植的是两个ARM CONTEX A9或者高端UTRASCALE 移植的是ARM CONTEX A53，复旦微移植的是四个ARM CONTEX A7； 3，xilinx里面PL和PS共用下载器，复旦微PS要单独引出EMIO或者MIO接PS JTAG，且PS JTAG的复位信号接到ps_rst或gpio引脚单独复位； 器件选择 fmql，package选择fcbga900

- FM4550国产化开发板 功能接口- - 系统框图- 01 - 产品参数- 1. 主要参数 系统1： FPGA型号：FMQL45T900 PS内核：四核ARM Cortex-A7，主频800MHz PS端内存：1GB DDR3,数据速率1066Mbps，32bit PL端内存：1GB DDR3,数据速率1600Mbps，32bit GTX收发器：16X 速度等级：对标进口-2 ...

修改初始化代码，fsbl 里边已经将 DDR 等硬件初始化好了，注释掉哦 app 中的初始化 代码，避免重复是初始化。打包boot.bin文件，boot.bin 文件由fsbl+bit+app0+app1+app2+app3组成，注意修改destination CPU和cstartup.s文件一致。amp：将裸机程序所在的内存地址写入指定 CPU 核的程序入口地址寄存器。filetomem：用于将文件拷贝到指定的内存地址处。测试时需要接上开发板的两个串口，由于测试时两个 cpu 共用一个uart。...

2020年的FPGA应用市场，是机遇和考验的双面饼，国产化芯片及板卡方案目前还属于成长阶段，从项目需求来看，目前国内除了通信类的，数采类的需求更多。这里简谈一下国内芯片的储备情况。 FPGA FPGA供应商能够批量正常供货的有复旦微、紫光同创（紫光国微）、敖格、安路、高云、京微齐力、西安智多晶、58所、772所。复旦微和紫光同创均有100K以上大容量型号可用。当然，民用品......