fpga系列 HDL：verilog 常见错误与注意事项 quartus13 bug 初始失效 reg *** = 1；

原创

于 2025-01-22 19:00:03 发布 · 1.1k 阅读

CC 4.0 BY-SA版权

文章标签：

module bug(
	input wire clk,
	output wire BitOut
);

	reg BitIn = 1;
    
    Encoder encoder (
		 .clk(clk),
       .BitIn(BitIn),

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。