fpga系列 HDL：ModelSim 断点调试示例

前几天李主任跟我分享了一些特别好用的调试技巧： 1）System Sources and Probes Editor 类似于人为设置触发条件，创建虚拟按键的功能，这段时间一直在做一个电机的驱动，板上没有额外加按键触发，如果初始化时间不够长，串口调试助手一直捕捉不到上电初始化的数据发送，这个功能在这里就大放光芒了，可以随意设置触发时间，相当于虚拟IO口。 具体操作步骤就是生成对...

ModelSim相关实用设置

quartus--modelsim的使用

一、Modelsim建立工程仿真 创建一个工程和工程库; 加载设计文件（包括你编写好的testbench）； 编译源文件； 运行仿真，并查看结果； 进行工程调试。 1、 开始菜单启动Modelsim 2、 File–>New-Project，新建工程 3、 输入工程名，并选择工程存放路径（不要有中文和特殊字符，但可以有下滑线 _ ），然后点击ok 4、 在工程对应窗口单击鼠标右键添加文件，可以现写，也可以选择现有文件，文件存放的路径同样不能有中文，且单

本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题

** FPGA调试技巧01_错误类型及定位思路 ** 作者：潘文明 众所周知，软件如ARM、DSP、单片机等是按照代码的顺序，一步一步串行执行的，通过使用断点、打印LOG等方法，顺序地检查每步的执行结果，就能找到问题，因此定位起来非常简单。 而FPGA代码是并行的，意味着在同一时刻，多个ALWAYS同时执行，需要检查每时每刻所有的信号的正确性。如何从众多的信号(几千几万几十万个信号)、以及众多的时钟周期中，找到出现错误的时刻以及信号，非常有挑战性。这就像检查...

讲解ModelSIm的使用

一．GUI界面的仿真步骤 1.首先把你需要仿真的设计文本和仿真文本全部放在同一个文件夹下面，注意，文件夹路径不能包含中文。 我的设计文件：counter.v `timescale 1ns / 1ns module counter (count, clk, reset); output [7:0] count; input clk, reset; reg [7:0] count; parameter tpd_reset_to_count = 3; parameter tpd_clk_to_count =

上次说到我们的USB发送会多一个字节的问题，原因其实没有调查清楚。但是一条道走不通的话就换一条道嘛，UTMI接口有8bit单向和16bit双向模式的区别，我们之前使用的是8bit单向模式，抱着试试看的心理，硬件同事又改了一个UTMI 16bit的版本（我司另外一个项目了解下来也是16bit接口），果然没有这个多发一个字节的毛病了。 改成16bit utmi后，软件方面需要改一个usb2phycfg，一开始utmi clock还是60Mhz，不是30Mhz的，不对。 后来查了一下，usb2phycfg配置

对于FPGA调试，主要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。主要包括一下几个部分： - FPGA的调试-虚拟JTAG（Virtual JTAG） - FPGA的调试-在线存储器内容编辑工具(In-system Memory Content Editor) - FPGA的调试-内嵌逻辑分析仪(S...