- 博客(1)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 简单UART的verilog实现
下面摘录我写的简单的UART代码，对于灵活性和健壮性做了如下设计：1、系统时钟及串口波特率以参数形式输入，例化时可以灵活设置2、接受模块在起始位会检测中点电平是否仍然为低，否则判定为抖动 接收机代码`timescale 1ns/1ps // 系统时钟200MHz，波特率115200 module uart_rx #( parameter BAUDRATE = 115200, ...
2018-07-10 15:30:41
5774
3
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人