如何路由 DDR3 内存和 CPU 输出

在使用微控制器时，电路板设计人员必须创建高速 PCB 布局变得越来越不可避免。凭借 ARM Freescale iMX6 系列多核处理器等处理器的强大功能，但“每 MIPS 成本”（每秒百万条指令）的成本非常低，越来越需要使用能够提供丰富软件和用户的设备。在您的产品中的经验。

但使用这些超微型附加内存控制器会带来快速、密集内存接口与 DDR3 芯片准则的挑战。来自 Fedevel Academy 的 Altium 用户 Robert Feranec 作为我们博客的来宾，将基于他的 iMX6 Rex 硬件项目（一款专为单板计算机设计的紧凑且功能强大的开发套件）向我们展示关于 DDR3 内存接口路由的非常有价值的技巧。

DDR3 内存无处不在。几乎可以肯定的是，专业的印刷电路设计人员最终将面临他们必须使用它来布线的电路。本文将为您提供有关如何正确布线 DDR3 内存接口的提示，即使对于非常密集和紧密封装的电路设计也是如此。

DDR3内存设计原理和信号组

这一切都始于 DDR3 分组布线的推荐快速设计规则。在布局DDR3内存时，接口分为命令组、控制组、地址组，以及数据库0/1/2/3/4/5/6/7、时钟等。建议属于同一组的所有信号以“相同方式”路由，即使用相同的拓扑和层之间的转换。