AI Rack架构高速互连的挑战：损耗设计与信号完整性的设计框架

在AI驱动的时代，系统设计已经从单一PCB的视角，逐步转向以整个rack为单位来考量。 对于信号完整性而言，焦点以不再局限于单一PCB上的损耗，而是扩展到芯片与芯片之间的端到端互连损耗（end-to-end interconnect loss）。 这种转变反映了现代高性能系统设计的新需求与挑战，也让互连损耗成为设计者无法忽视的核心课题。

比如最近大家一直在关注的GB200，Compute Tray即透过Cable Cartridge与Switch Tray高速连通，这种End-End loss（Blackwell to NVswitch）大概落在40~45dB，也是目前SerDes做Equalization的上限。

晶片到芯片的互连损耗可以细分为以下三个主要部分，每一部分都对整体系统性能产生重要影响：

1. 封装载板与PCB损耗

载板与PCB损耗这部分是整体讯号互连损耗的重要组成，主要包括以下几个方面：

金属损耗

金属损耗主要分成金属（通常是铜）本身的电阻效应以及表面粗糙度！

铜箔电阻损耗

PCB上绝大多数的金属是铜，本身就带有些许电阻，低频时电流较为平均分布在铜箔内部，损耗较小; 高频时会有集肤效应，电流会分布在铜箔表面，电流截面积下降，导致高频电阻升高的情况下高频时损耗会上升。

表面粗糙度