如何构造异或门

最新推荐文章于 2024-09-30 12:28:46 发布
最新推荐文章于 2024-09-30 12:28:46 发布
阅读量6.5k 收藏 15
点赞数 14
文章标签： 科技 制造 笔记 经验分享
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_28247201/article/details/135897316
版权
本文探讨了如何仅使用基本逻辑运算（如与、或、非）通过观察异或的真值表来构造异或操作。作者通过实例展示了如何利用与非门和一个反转的输入实现输入相同和不同的输出，并最终通过组合多个门实现异或逻辑的逻辑表达式简化过程。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

异或XOR

在数字电路中异或作为一种基础运算,一般以上面的方式出现,那异或是怎么来的,或者说能不能用更基础的运算(如与、或、非)去构造它？

假设我们不知道有异或这种东西，现在我们只有它的真值表。

可以观察到两个输入相同时输出为0，输入不相同时输出为1.

首先处理输入相同的情况，怎么让1_1变成0,方法有很多,与非门或者把一个输入反转再通过与门.总之有个重点就是得把其中一个输入反转.这个门同时也得让0_0输出0,显然与非门不行,把一个输入反转再通过与门可行.

那么把一个输入反转再通过与门是否适应于输入不相同的情况呢?

来穷举一下

ABOUT
011
100

第2种情况输出0了,发现输出与输入的位置有关,那么怎么解决这种问题?

一个不够就用两个,这样就有两个输出,总有一个是对的,再针对这两个输出用一个或门就解决了.

维基百科
维基百科

写这篇文章之前我的想法是用或门的,写的时候发现与门也行.

把它转成逻辑表达式\overline{​{\overline{A}+B}}+\overline{​{A+\overline{B}}}

用德摩根律化简一下得到A\cdot\overline{B}+\overline{A}\cdot B结果正确

当然还有其他实现方法

维基百科

21e23f234
关注
[FPGA常用逻辑门：异或门详解及代码实现]
学习使你进步。
07-09 2044
异或门也被称为“异或逻辑门”，它可以将两个输入信号进行比较，如果两个输入信号相同，则输出为0，如果两个输入信号不同，则输出为1。以上代码中，module为模块声明关键字，xor_gate为模块名称，input为输入端口关键字，A、B为输入端口名称，output为输出端口关键字，Q为输出端口名称。在通信系统中，异或门是一种重要的编码方式，可以用来解决数据传输中的差错控制问题。异或门的原理是比较两个输入信号的值，如果两个输入信号相同，则输出为0，如果两个输入信号不同，则输出为1。
感知机实现与、或、与非门和异或门
及时总结
01-01 6816
机器学习-感知机【perceptron】what is 感知机单层感知机运用实例多层感知机 what is 感知机 感知机接收多个输入信号，输出一个信号。 接收两个信号的感知机，如下图： x1与x2是输入信号；y是输出信号； w1与w2是权重。圆圈O代表”神经元”或者”节点”。 **神经元被激活：**当x1w1+x2w2超过某个界限值时，y才会输出1。 **阈值：**这里将界限值称为阈值，用θ符号表示。 权重越大，对应该权重的信号的重要性就越高。 由此可以得到感知机的一种数学表示方法： 感知机的另一种数
实现异或门
weixin_48328841的博客
10-02 2624
import numpy as np#建立与门函数def AND(x1,x2): w1, w2, theta = 0.5, 0.5, 0.7 tmp=x1*w1+x2*w2 if tmp <= theta: return 0 elif tmp > theta: return 1#建立非门函数def NAND(x1,x2): x = np.array([x1,x2]) w = np.array([-0.5,-...
从零构建神经网络-实现异或门操作
oreo的博客
05-17 2295
在这一部分内容中，我们的主要目标是使用神经网络从零开始构建一个与、或、异或等逻辑运算门，具体而言这一章节是使用神经网络构建异或逻辑门。 逻辑运算门是构建电子单元模块的重要组成部门。顾名思义，逻辑运算门为我们提供逻辑运算操作。就拿异或门操作而言，如上图所示，只有当输入的信号不同的时候，逻辑门才会输出高电平；当输入的信号相同的时候，才会输出低电平。因此，后续将从零介绍如何使用神经网络实现这样一个异或门逻辑运算操作。 1 导入模块 首先，我们需...
如何用4个两输入与非门实现异或门
05-22
Y=AB^+A^B=((AB^)^(A^B)^)^=（（（AB）^A）^（（AB）^B）^）
[tensorflow]异或门的实现
weixin_30896511的博客
06-08 598
一段小程序：待理解 import tensorflow as tf import numpy as np #输入训练数据，这里是python的list, 也可以定义为numpy的ndarray x_data = [[1., 0.], [0., 1.], [0., 0.], [1., 1.]] #定义占位符，占位符在运行图的时候必须feed数据 x = tf.placeholder(...
自制计算机之异或门
weixin_44550142的博客
09-15 1295
半加器其实就是由一个异或门和一个与门组合而成，异或门用作求和。与门用作进位。例如一加一， 现在只有两个输入A和B ，A开关断开或闭合可以用0或1表示，B同理。那么就有0+0=0, 0+1=1, 1+0=1, 1+1=10 (2的二进制)。因为sum只有一个灯泡（见下图的灯泡） ，所以只能表示0或1，那么结果2（十进制）要用两个灯泡才能表示。因此就产生了进位，我们用carry这个灯泡来表示进位。所以要表示1+1=2，需要carry这个灯泡亮（表示1），并且sum这个灯泡不亮（表示0）。那么2就被表示成了10
实验环境的搭建以及异或门的设计仿真实验
flowingdust_的博客
06-09 2476
计算机组成原理实验报告 实验环境搭建及异或门的设计 实验目的 1.根据性能和指标要求，明确设计要求和规则 2.分析逻辑真值表，理解认知异或门运算原理 3.掌握Logisim仿真环境，完成异或门的仿真验证 实验内容 完成 Logisim-win-2.7.1 实验环境搭建，理解异或门原理，设计完成异或门的仿真验证 实验仪器设备 电脑笔记本、Logisim-win-2.7.1 实验步骤 1.实验原理 异或（xor）是一个数学运算符。它应用于逻辑运算。异或的数学符号为“⊕”，计算机符号为“xor”。其运算法则为：
如何用与非的逻辑构造其他逻辑：深入探讨与实际应用
最新发布
xycxycooo的博客
09-30 1923
通过本文的探讨，我们深入理解了如何使用与非门来构造其他逻辑门。与非门作为一种强大的逻辑门，能够通过简单的组合实现其他所有基本的逻辑门。理解这些逻辑门的构造原理，不仅有助于我们更好地掌握数字电路的基础知识，还能启发我们在实际项目中灵活应用这些知识。无论你是从事硬件设计、嵌入式系统开发还是软件工程，理解逻辑门的构造原理都是你不可或缺的技能。通过本文的学习，希望你能够对逻辑门有一个全面的理解，并能够在实际开发中灵活应用这些知识。希望这篇文章能够帮助你深入理解如何用与非门构造其他逻辑门，并在实际开发中有所应用。
用与非门实现异或门：数字电路基础解析
"该资源讨论了数字电路的基础知识，特别是如何用与非门实现异或门，并介绍了数字信号与模拟信号的区别、数字电路...通过学习这些基础知识，我们可以设计和分析各种数字电路，包括利用与非门构造异或门这样的高级应用。
异或门和全加器最简结构设计原理1
08-08
现给出如下四种异或门表达式（还存在其他表达式，此处取如下四种为例）：表达式2：A⊕B = (A·B)’·A+(A·B)’·B表达式3：A⊕B = (((A·B)
基本逻辑门电路 - 异或
Owen_Suen的博客
07-29 2万+
基本逻辑门电路简易实现 ----- 异或 ----- 与门 输入A 输入B 输出 0 0 0 0 1 0 1 0 0 1 1 1 规则：有0即0。只有二者均为1时结果为1 设计思想： 利用二极管的单向导通性完成0/1（高低电平）的筛选 设计实例 当S1 S2均断开[0 0]时，经过R1的电流分别通过二极管D1 D2和S1 S2到达接地，于是输出OUT电压值为0....
与非门实现异或与同或运算
热门推荐
acslsr的博客
04-21 7万+
一、异或门实现 1.逻辑表达式 2.电路结构 3.仿真电路 4.实验结果 二、同或门实现 1.逻辑表达式 2.电路结构 3.仿真电路 4.实验结果
计算机系统要素-从零开始构建现代计算机--第一章，02-实现异或门，Mux，DMux
qq_17065591的博客
06-27 2056
从零开始构建现代计算机--第一章，02-实现异或门，Mux，DMux简介实现的逻辑门符号约定用And/Or/Not实现Xor真值表转换为And/Or/Not表示电路连接用And/Or/Not实现Multiplexor(Mux)真值表简化真值表转换为And/Or/Not表示电路连接用And/Or/Not实现Demultiplexor(DMux)真值表转换为And/Or/Not表示电路连接 简介 这是《计算机系统要素：从零开始构建现代计算机》的学习笔记，刚刚启程学习，记录博客好提醒自己不要半途而废。 书籍获取，
（105）Verilog[异或门设计]
m0_46498597的博客
05-25 595
第一，Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
第2.4章 使用与门、或门、非门来设计异或门
booksyhay的专栏
06-15 3万+
异或门在数学运算中非常重要。为了加深对异或门的理解，现在使用最基础的门电路，在LogiSim软件中设计一个异或门。“异或”操作实际上就是丢掉进位的加法。即，0+0=    0，0+1=    1，1+0=    1，1+1=(1)0；从逻辑上看，A⊕B的结果可以看作是，A或B，然后再对A、B都是1的特殊情况进行处理。即：A⊕B = (A 或 B)  与（A 与非 B）。在LogiSim中表示为：对...
3. 多层感知机算法和异或门的 Python 实现
一分耕耘一分收获
05-10 976
单层感知机只能表示线性空间，多层感知机就可以表示非线性空间。多层感知机在理论上可以表示计算机。
与非门实现异或门_【笔记】继电器异或门同或门
weixin_39652646的博客
12-03 2万+
之前介绍了与门、或门、非门、与非门、或非门。现在我们根据之前的逻辑门，组合出新的逻辑门--异或门、同或门。异或门(XOR)：先来回忆一下之前的逻辑门。我们把或门、与非门、与门如下图所示连接，就得到一个新的逻辑门--异或门。异或门的输入、输出关系如下表格所示：可以看出异或门的电路要比之前的逻辑电路复杂一些，之前的逻辑门输入端A、B，直接控制输出端。逻辑电路的实现只需要2个继电器。而异或门是...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值