A7项目学习报告——floorplan

最新推荐文章于 2025-07-01 19:19:43 发布

比鹅盖儿茨

最新推荐文章于 2025-07-01 19:19:43 发布

阅读量567

点赞数

CC 4.0 BY-SA版权

文章标签：学习

本文链接：https://blog.csdn.net/tong66666666/article/details/131625482

文章详细介绍了集成电路设计中的一些关键设置，包括dontusecell的各类单元及其使用时机，如延迟cell、填充单元、天线单元等。同时，强调了macro和port的摆放规则，如macro不可旋转90°且需保持poly朝向一致，port摆放使用pineditor。此外，还提到了加endcap和tapcell的棋盘式排放方法，以及对ECOcell的使用考虑。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、设置dontuse cell

具体包括：

DEL*是延迟cell，主要用于修hold，但是它面积比较大；FILL*是填充单元，只有在postroute之后才需要插入；ANTENNA*是天线单元，只有在route阶段才需要开启；DCAP*是去耦单元，用于改善IR drop，同样只有在postroute之后才需要插入；TIEH*和TIEL*是在place和优化过程中才需要使用，将逻辑0和1连接到VSS和VDD；UNDARY*和TAPCELL*只有在floorplan阶段才需要使用，后续都不再使用；BHD*这个属于bus holder，本设计不需要使用。CK*和DCCK*是时钟相关的buffer和inverter，只有在cts阶段才能使用，*D24BWP*、*D20BWP*和*D0BWP*属于最强和最弱的cell类型，大驱动的cell容易有em问题，最小驱动的cell驱动能力太弱，能提供的优化能力有限，而且不同corner下容易因process的偏差而出现timing不一致。G*属于ECO cell，这个需要根据实际使用情况开启。这种cell是在做function eco时用来替换普通ECO cell用的，flow中一般都禁用。

二、floorplan setting