PCIe一些系统参数（MPS, MRRS, RCB）的深度解析

最新推荐文章于 2025-04-16 22:41:26 发布
原创 最新推荐文章于 2025-04-16 22:41:26 发布 · 1.4w 阅读 · 78 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #pci-e

本文深入解析PCIe系统中的Max Payload Size (MPS), Max Read Request Size (MRRS) 和 Read Completion Boundary (RCB) 参数。MPS定义了TLP包内有效负载的最大字节数，MRRS指定了TLP读请求的最大字节数，而RCB规定了读响应数据返回时必须对齐的字节边界。文章通过实例说明了RCB的工作原理，并探讨了参数之间的对比和MRRS设置的初衷。" 112091662,10546472,CSS布局模式：从横向到纵向及居中技巧,"['CSS布局模式', 'flexbox', 'grid布局', 'CSS居中', 'CSS菜单']

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

首先这篇文章跟大家之前看到的文章不一样，通过耐心阅读相信大家一定能有深刻的理解。

一、各个参数含义

1、MPS(Max Payload Size)

该参数含义是一个TLP包里携带的有效净荷的最大值是多少字节（该限制条件同时适用于写操作和读操作）。

2、MRRS(Max Read Request Size)

该参数含义是一个TLP读请求包，一次最多能向接收端请求读出多少字节。
TLP包头格式
请求读多少字节是在TLP包头的Length字段（见上图）指定的。要注意，Length是以DW（4个字节）为单位的，而MPS/MRRS/RCB参数的单位都是字节。

3、RCB(Read Completion Bounary)

该参数含义是接收端在向发送端返回读响应数据时，多个TLP包的大小必须是RCB的倍数，即必须对齐到RCB地址边界上。

这个参数不容易理解，下面通过一个具体例子来感受一下。

For instance if you read 100h (256) bytes from address 00010028h and the RCB is 64 bytes. The data will most likely be returned as follows:

a) 先返回一个24 bytes长度的CplD包（为什么会先返回24字节长度的包？原因是首地址10028h不是RCB值即64B的整倍数，为了对齐地址，需要先返回一个24B的包，这样地址就对齐到了10040h）。对应地，地址递增情况是：10028h + 18h = 10040h<

最低0.47元/天 解锁文章

200万优质内容无限畅学
xiaohu125
关注
FPGA设计-PCIe MPS参数介绍及如何更改
whm128的博客
12-10 1774
1.简介MPS该参数含义是一个TLP包里携带的有效净荷的最大值是多少字节（该限制条件同时适用于写操作和读操作）。
Linux 操作系统原理 — PCIe 总线标准
烟云的计算
04-08 3710
初始化 Bridge 1 的配置空间，并 Bridge1 的 Primary Bus Number 和 Secondary Bus Number 寄存器分别设置成 0 和 1，表明 Bridge1 的上游总线是 Bus0，下游总线是 Bus1。另外，PCIe 协议支持向前兼容的特性，如果设备支持 PCIe 4.0，但计算机主板支持只支持 PCIe 3.0，那么系统就只能以 3.0 的传输速率运行。其中可以看见该设备的 Memory BAR 空间，一段的大小是 1MB，另一段的大小是 256KB。
PCIe Linux MRRS和MPS参数设置策略
非专业业余程序员
08-18 2093
MPS（Max Payload Size）和MRRS（Max Read Request Size）共同影响PCIe总线的传输效率。如果MPS和MRRS设置的过小，传输相同长度的数据，需要更多的TLP报文，导致PCIe总线传输效率降低，如果MPS和MRRS设置的过大，超出系统中某些设备的允许值，导致这些设备无法处理TLP报文，然后上报Malformed TLP错误。因此合理的设置MPS和MRRS非常重要，内核提供了5种策略，可以根据不同的场景进行选择。
pcie 总线性能调优的mps和mrrs
jason的笔记
08-11 6950
mps的全称是max-payload-size，它决定了每个TLP报文能够传输的最大净核字节数 mrrs的全称是max-read-request-size，它是指每个读请求能读到的最大字节数 这两个值可以通过lspci查到：如下所示 DevCtl: Report errors: Correctable- Non-Fatal- Fatal- Unsupported- RlxdOrd+ ExtTag+ PhantFunc- AuxPwr- NoSnoop- .
PCIe协议之RCB、MPS、MRRS详解
Summer的博客
03-10 7617
PCIe总线的存储器写请求、存储器读完成等TLP中含有数据负载，即Data Payload。Data Payload的长度和MPS（Max Payload Size）、MRRS（Max Read Request Size）和RCB（Read Completion Boundary）相关。RCB（Read Completion Boundary）是PCI Express（PCIe）总线中定义的一个参数，它指定了在完成PCIe内存读取请求时可以返回的数据包的最大对齐字节边界。
PCIe总线-MPS MRRS RCB参数介绍（四）
非专业业余程序员
04-27 3841
PCIe总线的存储器写请求、存储器读完成等TLP中含有数据负载，即Data Payload。Data Payload的长度和MPS（Max Payload Size）、MRRS（Max Read Request Size）和RCB（Read Completion Boundary）相关。
【PCIe】PCIe 读完成边界 (RCB) 介绍
MangoPapa
03-02 6147
Read Completion Boundary (RCB)，读完成边界，是 Completer 响应读请求的一种地址边界对齐策略，应用于 CplD。
PCIe 中 RCB（Read Completion Boundary） 地址边界对齐 返回完成报文
Holden_Liu的博客
06-11 6499
Exp: 当主机发送一个读取128B MemRd的TLP时，虽然MPS（Max Payload Size）= 512B, 但返回多个CqlD。 如果RCB=64Bytes，返回完成报文长度=128Bytes，读取起始地址=10020h，则返回完成报文组合可以是： 32, 96 32, 64, 32 96, 32 128 （...
浅析PCIe MPS对系统性能和稳定性的影响
存储随笔
09-26 4609
在MPS在PCIe整体性能中，有至关重要的作用。随着MPS大小的增加，PCIe传输效率也在不断提升。同时，MPS对PCIe系统稳定性也起着决定性的作用。
硬件开发——PCIe
Hello Mr.Z的博客
07-26 6268
小狼@http://blog.csdn.net/xiaolangyangyang
PCIE 系统体系结构
10-20
mindshare的经典PCIE教材，分章节描述了PCIE的重要特性
浅谈PCIe体系结构
09-26
浅谈PCIe体系结构 浅谈PCIe体系结构 - 1 - 目录 - 1 - 第I篇PCI体系结构概述 - 1 - 第1章PCI总线的基本知识 - 3 - 1.1 PCI总线的组成结构 - 6 - 1.1.1 HOST主桥 - 6 - 1.1.2 PCI总线 - 7 - 1.1.3 PCI设备 - 7 - 1.1.4 HOST处理器 - 8 - 1.1.5 PCI总线的负载 - 9 - 1.2 PCI总线的信号定义 - 10 - 1.2.1 地址和数据信号 - 10 - 1.2.2 接口控制信号 - 11 - 1.2.3 仲裁信号 - 13 - 1.2.4 中断请求等其他信号 - 14 - 1.3 PCI总线的存储器读写总线事务 - 15 - 1.3.1 PCI总线事务的时序 - 15 - 1.3.2 Posted和Non-Posted传送方式 - 16 - 1.3.3 HOST处理器访问PCI设备 - 17 - 1.3.4 PCI设备读写主存储器 - 19 - 1.3.5 Delayed传送方式 - 21 - 1.4 PCI总线的中断机制 - 23 - 1.4.1 中断信号与中断控制器的连接关系 - 23 - 1.4.2 中断信号与PCI总线的连接关系 - 24 - 1.4.3 中断请求的同步 - 25 - 1.5 PCI-X总线简介 - 28 - 1.5.1 Split总线事务 - 28 - 1.5.2 总线传送协议 - 28 - 1.5.3 基于数据块的突发传送 - 29 - 1.6 小结 - 29 - 第2章PCI总线的桥与配置 - 30 - 2.1 存储器域与PCI总线域 - 30 - 2.1.1 CPU域、DRAM域与存储器域 - 31 - 2.1.2 PCI总线域 - 32 - 2.1.3 处理器域 - 32 - 2.2 HOST主桥 - 34 - 2.2.1 PCI设备配置空间的访问机制 - 35 - 2.2.2 存储器域地址空间到PCI总线域地址空间的转换 - 37 - 2.2.3 PCI总线域地址空间到存储器域地址空间的转换 - 39 - 2.2.4 x86处理器的HOST主桥 - 42 - 2.3 PCI桥与PCI设备的配置空间 - 45 - 2.3.1 PCI桥 - 45 - 2.3.2 PCI Agent设备的配置空间 - 47 - 2.3.3 PCI桥的配置空间 - 50 - 2.4 PCI总线的配置 - 54 - 2.4.1 Type 01h和Type 00h配置请求 - 54 - 2.4.2 PCI总线配置请求的转换原则 - 56 - 2.4.3 PCI总线树Bus号的初始化 - 58 - 2.4.4 PCI总线Device号的分配 - 60 - 2.5 非透明PCI桥 - 62 - 2.5.1 Intel 21555中的配置寄存器 - 63 - 2.5.2 通过非透明桥片进行数据传递 - 65 - 2.6 小结 - 67 - 第3章PCI总线的数据交换 - 68 - 3.1 PCI设备BAR空间的初始化 - 68 - 3.1.1 存储器地址与PCI总线地址的转换 - 68 - 3.1.2 PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化 - 70 - 3.2 PCI设备的数据传递 - 72 - 3.2.1 PCI设备的正向译码与负向译码 - 72 - 3.3.2 处理器到PCI设备的数据传送 - 74 - 3.2.3 PCI设备的DMA操作 - 74 - 3.2.4 PCI桥的Combining、Merging和Collapsing - 75 - 3.3 与Cache相关的PCI总线事务 - 77 - 3.3.1 Cache一致性的基本概念 - 77 - 3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写 - 82 - 3.3.3 PCI设备对可Cache的存储器空间进行DMA读写 - 83 - 3.3.4 PCI设备进行DMA写时发生Cache命中 - 85 - 3.3.5 DMA写时发生Cache命中的优化 - 87 - 3.4 预读机制 - 89 - 3.4.1 Instruction Fetch - 89 - 3.4.2 数据预读 - 92 - 3.4.3 软件预读 - 94 - 3.4.4 硬件预读 - 96 - 3.4.5 PCI总线的预读机制 - 97 - 3.5 小结 - 101 - 第II篇PCI Express体系结构概述 - 102 - 第4章PCIe总线概述 - 104 - 4.1 PCIe总线的基础知识 - 104 - 4.1.1 端到端的数据传递 - 104 - 4.1.2 PCIe总线使用的信号 - 106 - 4.1.3 PCIe总线的层次结构 - 109 - 4.1.4 PCIe链路的扩展 - 111 - 4.2 PCIe体系结构的组成部件 - 114 - 4.2.1 基于PCIe架构的处理器系统 - 114 - 4.2.2 RC的组成结构 - 117 - 4.2.3 Switch - 118 - 4.2.4 VC和端口仲裁 - 120 - 4.2.5 PCIe-to-PCI/PCI-X桥片 - 122 - 4.3 PCIe设备的扩展配置空间 - 124 - 4.4 小结 - 125 - 第5章PCIe总线的事务层 - 126 - 5.1 TLP的格式 - 126 - 5.1.1 通用TLP头的Fmt字段和Type字段 - 127 - 5.1.2 TC字段 - 129 - 5.1.3 Attr字段 - 130 - 5.1.4 通用TLP头中的其他字段 - 131 - 5.2 TLP的路由 - 133 - 5.2.1 基于地址的路由 - 133 - 5.2.2 基于ID的路由 - 135 - 5.2.3 隐式路由 - 138 - 5.3 存储器、I/O和配置读写请求TLP - 139 - 5.3.1 存储器读写请求TLP - 139 - 5.3.2 完成报文 - 144 - 5.3.3 配置读写请求TLP - 146 - 5.3.4 消息请求报文 - 147 - 5.4 TLP中与数据负载相关的参数 - 148 - 5.4.1 Max_Payload_Size参数 - 148 - 5.4.2 Max_Read_Request_Size参数 - 149 - 5.4.3 RCB参数 - 149 - 5.5 小结 - 150 - 第6章 MSI和MSI-X中断机制 - 151 - 6.1 MSI/MSI-X Capability结构 - 152 - 6.1.1 MSI Capability结构 - 152 - 6.1.2 MSI-X Capability结构 - 154 - 6.2 PowerPC处理器如何处理MSI中断请求 - 158 - 6.2.1 MSI中断机制使用的寄存器 - 159 - 6.2.2 系统软件如何初始化PCIe设备的MSI Capability结构 - 162 - 6.3 x86处理器如何处理MSI-X中断请求 - 165 - 6.3.1 Message Address字段和Message Data字段的格式 - 165 - 6.3.2 FSB Interrupt Message总线事务 - 168 - 6.4 小结 - 169 - 结束语 - 170 -
pcie协议中的RCB（read completion boundary）使用复盘
最新发布
u011626321的博客
04-16 292
调用PCIE VIP时，配置了所有的可能参数，但是仍没有找到配置参数去实现这个目的。在配置参数中将max_read_cpld_bytes和min_read_cpld_bytes都配置成4 bytes时，TLP报文仍不能拆成1 DW形式。后面将RCB的配置值修改为4 bytes，去将TLP的payload强制按照4 bytes payload截断。提示配置值只能是0，64，128bytes。配置成4 bytes，配置是不生效的。这个值可能的参数在pcie的配置空间中有章节描述。
PCIE 学习笔记一
weixin_43986267的博客
06-29 1308
PCIE transaction layer
基于PCIE配置空间深入了解MaxPayloadSize
whw13141314的博客
03-25 2860
PCIe设备是以TLP的形式发送报文的，而max payload size(简称mps)决定了pcie设备实际使用的tlp能够传输的最大字节数。mps的大小是由PCIe链路两端的设备协商决定的，PCIe设备发送TLP时，其最大payload不能超过mps的值。
PCIe Memory读写请求的一些约束
Lucky_plus_pro的博客
01-07 936
PCIe Memory读写请求受4KB，MPS，MRRS和RCB约束
【Read Completion Boundary (RCB)切分规则】
sinat_38294441的博客
11-09 408
当Read Completion 包含multi-completions时，RCB 规定了多个Completions地址的align规则。Spec中规定RCB可以是64 Byte或者128 Byte，该值可以在link_control register中得到。
PCIe总线-配置空间介绍（三）
非专业业余程序员
04-21 8483
配置空间是PCIe设备/桥的标识符，其保存了设备/桥的信息。主机在枚举设备/桥的时候需要先访问配置空间，获取设备厂家、型号、类型、所需资源等信息，然后再分配资源，最后才能访问PCIe设备的存储或IO地址空间。PCIe总线规定了三种类型的配置空间，分别是PCIe Agent设备使用的配置空间、PCIe桥使用的配置空间和Cardbus桥片使用的配置空间，本节只介绍前两种。
一步一步开始FPGA逻辑设计 - 高速接口之PCIe
热门推荐
Jack.Xu 专栏
11-22 3万+
近两年来和几个单位接触下来，发现PCIe还是一个比较常用的，有些难度的案例，主要是涉及面比较广，需要了解逻辑设计、高速总线、Linux和Windows的驱动设计等相关知识。 这篇文章主要针对Xilinx家V6和K7两个系列的PFGA，在Linux和Windows两种系统平台下，基于Xilinx的参考案例XAPP1052的基础上，设计实现了总线主控DMA（Bus Master DMA），透明映像内存空间和中断机制，在实际工程实践中得到了良好的应用，主要应用在光纤PCIe数据采集卡、FPGA加速卡、存储子系统等
MPS汽车电子产品手册深度技术解析
1. 技术原理：解析MPS技术在汽车电子产品中的应用原理，例如MEMS（微机电系统）传感器的使用，以及如何处理和分析汽车的运动数据。 2. 技术优势：阐述MPS汽车电子产品相较于其他同类产品的技术优势，比如更高的定位...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值