努力学习的IC小白

原因：cell名称里面有无法识别的字符，需要改名称。

首先在ADE-tools-results browser中找到两个节点的电压表达式，输入进wavevswave函数。如题，进行dc扫描时，有时需要横纵坐标互换。

原因：这种情况一般出现在改过symbal之后。symbal识别错误。解决办法：从原理图重新生成symbal，modify。

tran noise仿真，noise fmax，noise seed，noise fmin设置

双击XL的test，ADE-set up-design-view name 改成config。用config后仿，ADE Explorer老是是前仿，不是后仿。

解决办法：在home路径下，cds.log文件旁边还有一个XX.cdslck文件，把.cdslck删除即可正常启动virtuoso。

原因：spectre仿真器可能仿不了这么大容量的仿真，换仿真器吧。问题描述，跑比较大的tran仿真的时候，仿真突然中断。

解决办法：

经检查，pss仿真不收敛。

在ADE XL左侧的data view栏里面，global variables 里面右击变量，edit variable可以设置变量。

解决方法： 到工程目录的schematic文件夹下找到sch.oa.cdslck.RHEL30.XXX-eda.21423和sch.oa.cdslck`全部删掉即可正常。

原因：用的incisive14，听说安装15版本就好了。放两个参考方法，自己研究。

virtuoso ADE XL ams仿真将一组输出波形转化为所对应的十进制code。输入波形翻转电压，起个名字。

环境配置可能出了问题，经检查是eda工具INCISIV配置错误。

最终发现，因为从别人那边直接copy过来的，config里面的library还是别人的库，所以我check and save 自己的库没用。所以要在config-top cell-edit里面把库改成自己的，再check and save。刚开始做ams仿真的时候，遇到一个傻X问题，copy了别人的库，直接做ams仿真发现出现如下error，然后按照步骤去check and save，发现没用。

如题

电源线要从M1铺到最顶层mental，因为外部电源是从顶层一层一层接下来的。版图画出来后空白区域都铺上电源。pin要用最顶层金属做。

问题描述：lvs一直显示某几个MOS管的体电极连接问题。连线没有问题，版图中已经画了衬底。2、将这四个管子单独画在一起，并用DNW包围起来，做好隔离。图中四个管子的衬底接了源端，没接电源。记录一个lvs一直跑不通的问题。

选择layer，一般为M1，点击creat label as，点击options。这里选择label的高度，我选择的是0.2，下面两个勾选same as pin。库和名字要跟原理图名字一致，一般自动就命名好了，点击ok。在设计好一个电路之后，需要对其进行版图设计。出现版图界面，点击左下角的图标。选择要不要生成boundary。即可看到调用的器件。

calibre drc lvs 文件位置

如题

ource netlist references but does not define 1subckt: mom13_ckt

virtuoso layout 画三角形或者多边形

在virtuoso启动路径下，simulation文件夹是仿真过程文件，可以将此文件夹清空。ADE XL仿真结果错误，与预期结果差别太大，与ADE L仿真结果也差别很大。清空后ADE XL仿真结果正常了。可能是由于仿真数据过多，卡爆了。

在cadence集成calibre

calibre drc时不检查density相关规则

dc，dcop，dcopinfo，tran，ac等。

如题

或者ADE-Tools-results browser里面psf文件夹里面的dcOpinfo里面可以看到每个管子的所有参数，将参数右击送到calculator里面即可。使用gmid法的时候，点击calculator里面的os，list没有gm，id等参数。解决办法：点击op，op的list里面有相关参数。

方法：CIW-display resource manager-edit 修改y0-y9的line style ，保存.drf文件，load.drf文件。

原因：两个名字不同的线连接到一起了，导致无法打pin。

文件1：不同温度下MOS管的Vgs、Vds曲线，噪声曲线。可变电容的特性曲线，电阻阻值的曲线。器件的mismatch。1、pdk提供的器件，每个器件的端口，CDF parameter，尺寸选择。文件2：MOS在不同corner下的Vth，idsat。2、位置：$pdk/docs/PCell_Library。

SCC018UG_UHD_RVT_V0p4a文件apl/astro/cdb/cdl/celL_listdoc/Datasheetfastscan/gds/lef/phy_lib/symbol/verilog/SP018MSD5SVP_V0p2文件apollo/doc/Datasheetibis/lef/syn/verilog/

在pss的仿真界面，run transiet下面有个stop time(tstab)时间，加大该时间(我设置的时间是＞50个周期，仅供参考)。跑pss仿真，本来是可以跑通的，突然再跑的时候出现error。

原因：寄生参数提取出来的calibre里面有二极管模型，但是仿真的ADE L的model library没有选择dio的model。解决办法：model library勾选dio的model。

ERROR (SPECTRE-16080): No DC solution found (no convergence). Last acceptable solution computed at 0.解决办法：Cadence virtuoso error_虫谷ALL的博客-CSDN博客

选中test某项结果，右击plot all即可看到各个corner下的仿真波形。点击import from tests，点击ok。左下角可以看到正在进行的仿真，仿真结束后会显示finished。点击model files里面的click to add。点击click to add corner 添加工艺角。可以看到添加好的工艺角，双击Tests下面的test1。要点击session里面的Quit关闭。仿真的结果即可在Results里面看到。注意选完之后这个窗口不能直接叉掉。点击图标添加三个工艺角。

加载xrc文件，在这个工艺库中这个规则文件是在LVS文件夹中加载H-Cells文件和X-Cells文件调出PEX options窗口在Ground node name输入原理图中的地线名称点击run PEXCellmap file选择calview.cellmap文件，位置下一张图标出来了。这个工艺库下貌似要选择smic13mmf_1233_1P6M.calview.cellmap文件而不是calview.cellmap文件。

解决办法：在model library添加dio_tt的model。原因：model library 没设置二极管的model。ADE后仿时出现error。

Error：Schematic export failed or was cancelled.Please consult the transcript in the viewer window. 解决办法同下：cadence layout lvs时出现error-CSDN博客