SAR ADC顶板采样和底板采样该如何选

众所周知，SAR ADC 有顶板采样和底板采样，这两种采样方式，该如何选呢？

顶板采样架构如下：

采样阶段：电容下极板均接Vref，上极板接Vin
转换阶段：对于正端电容阵列，如比较结果为1，则下极板接0，否则接1.
对于负端电容阵列，如比较结果为1，则下极板接vref，否则接0.

底板采样架构如下：

采样阶段：电容下极板接Vip/Vin,上极板接Vcom
转换阶段：对于正端电容阵列，先猜测Bi=1，下极板接Vref，其它接0，上极板浮空形成Vop；对于负端电容阵列，先猜测bi=0，下极板接0，其它接vref，上极板浮空形成Von

顶板采样优点：
1）可以多比1bit，电容可以减小一半，详情见《SAR ADC 的常见架构》最后一段
2）可以通过开关策略来节省一些功耗，一般是低功耗设计。详情见《SAR ADC的功耗设计》

顶板采样的缺点：
1）有电荷注入和时钟馈通的效应，底板采样可以通过合理的时序规避
2）寄生电容直接采样输入信号，对adc 性能有影响，详情见《SAR ADC 比较器寄生电容对性能的影响》
3）DAC的浮动电压输出共模电压会下降，比较器的失配与共模电压有关，共模电压接近半电压的下降易产生较大的动态失配，在ADC中表现为谐波。详情见《SAR ADC 比较过程中共模电平变化的原因及应对措施》

基本上顶板采样的优点就是底板采样的缺点，顶板采样的缺点就是底板采样的优点
所以顶板采样一般用在低功耗、低中等精度（<10bit）的应用场景；底板采样一般用在高精度(>10bit)、抗干扰需求强的领域。

顶板采样和底板采样的概念要跟上极板采样和下极板采样区分开来。

之前跟同事讲顶板采样，他老是跟我讲下极板采样，导致讨论的时候老是对不齐。

下极板采样技术如下：

采用下极板采样技术，电容的下极板连接输入信号和运放输出，而将上极板连接节点X上，这样可以最大限度的减小X点对地的寄生电容。而且还可以在节点X上注入衬底噪声。
采用底板采样技术，我们可以把DAC电容的下极板连到输入信号Vin，实际上就用到了下极板采样技术，可以减小DAC 浮空输出点的寄生电容和衬底噪声注入。如果采用顶板采样技术，就不能采用下极板采样技术，所以高精度SAR ADC 一般均采用下极板采样技术。