Verilog报错：NET counter[#] has multiple drivers:counter_reg[*]_0, and counter_reg_[**]

丶七年先生

已于 2023-07-16 17:09:56 修改

阅读量700

点赞数

CC 4.0 BY-SA版权

分类专栏： FPGA 文章标签： fpga开发

于 2023-06-27 14:57:20 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/weixin_45041054/article/details/131417124

FPGA 专栏收录该内容

2 篇文章

订阅专栏

文章讨论了在硬件描述语言Verilog中，由于两个always块并行执行导致的信号赋值冲突。问题出在同一个counter被不同块同时赋值，解决方案是确保每个always块赋值给不同的计数器变量，以避免这种冲突。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

报错原因：后两个信号都在给前面这个信号赋值。两个always块是并行执行，也就是上下两个always块都在给counter赋值，就会有错误。

修改方法：只能赋值给不同的counter

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。