16路串口光纤通信FPGA项目实现指南 - 第二部分（上）

无证驾驶梁嗖嗖

于 2025-07-16 21:41:19 发布

阅读量87

点赞数 1

CC 4.0 BY-SA版权

分类专栏： FPGA 文章标签： fpga开发

本文链接：https://blog.csdn.net/weixin_46151178/article/details/149408119

FPGA 专栏收录该内容

6 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

16路串口光纤通信FPGA项目实现指南 - 第二部分（上）

四、Aurora通信接口实现

4.1 Aurora顶层模块设计

文件位置：uart_fiber.srcs/sources_1/new/aurora_top.v

module aurora_top(
    input           init_clk,        // 初始化时钟（通常为50MHz）
    output          user_clk_i,      // Aurora用户时钟输出
    output          CHANNEL_UP,      // Aurora通道建立状态
    input           RESET,           // 复位信号
    input           GT_RESET_IN,     // GTX收发器复位信号
    input [15:0]    uart_rx,         // 16路串口接收数据
    output [15:0]   uart_tx,         // 16路串口发送数据
    input           GTPQ0_P,         // 光纤时钟正端
    input           GTPQ0_N,         // 光纤时钟负端
    input           RXP,             // 光