- 博客(17)
- 收藏
- 关注
RSS订阅转载 FPGA和matlab设计FIR滤波器
本篇博客记录一下在matlab设计和在FPGA平台实现FIR滤波器的方法，平台是Xilinx的ZYNQ参考：AMBA AXI-Stream Protocol Specificationfdatool是matlab中专用的滤波器设计工具，在matlab中的命令行窗口直接输入fdatool即可(也可以用filterDesigner)： 打开后的界面如下：本博客以一个示例来说明整个过程，滤波器要求如下：输入信号的频谱如下所示：根据如上的要求，可在matlab中设计滤波器：设计完成后在上面的目标即可生成Xil
2025-06-12 10:45:02
19
转载 matlab十进制和十六进制相互转化
dlmwrite('c:\c.txt',alpha2,'delimiter', ' ') %将得出数据存入新的c.txt文档。%%%%%%16进制转10进制 转化方法一%%%%%%%%%%%%%%%%%%%16进制转10进制 转化方法二%%%%%%%%%%%%%%%%%%保存文件方法一%%%%%%%%%%%%%%%%%%%%%保存文件方法二%%%%%%%%%%%%%%%%%%%%%画图%%%%%%%%%%%%%%
2025-06-03 09:34:57
65
转载 Vivado时钟缓冲原语的使用及说明（BUFG/BUFGCE/IBUF/IBUFDS等）
本文介绍了7系列FPGA中的几种主要时钟缓冲器原语，包括BUFG、BUFGCE、BUFH、BUFHCE、BUFMR和BUFR，以及输入缓冲器IBUF和IBUFDS。这些原语用于优化时钟信号的传输和控制，确保在FPGA内部的时钟网络中实现低延迟和高驱动能力。例如，BUFG是全局时钟缓冲器，而BUFHCE带有时钟使能，可用于独立控制时钟区域的时钟。全局时钟缓冲。它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。
2024-11-12 13:35:09
4184
原创 FPGA内部有哪些资源？
主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、DCM和DSP）的硬核（ASIC型）模块。FPGA芯片主要由7部分组成，分别为：可编程输入输出口（IOB）、可编程逻辑块（CLB）、时钟管理模块（DCM）、嵌入式块RAM、丰富的布线资源、内嵌的底层功能单元（DLL PLL DSP CPU）和内嵌专用硬件模块。
2022-10-16 20:59:45
5080
转载 FPGA国内外之名的厂商及型号
今天给大侠带来了 FPGA 几大厂商介绍，话不多说，上货。有些大侠近期在学习 FPGA ，但是你知道FPGA 的几大厂商有哪些么，今天我们就来聊聊全球比较知名的 FPGA 几大厂商和国产 FPGA厂商。在 FPGA 的江湖内，你一定听说过 Xilinx （赛灵思）和 Altera （阿尔特拉）两家公司，两家巨头占据了大部分的市场份额。而Lattice 和 Actel 只能在特殊领域保持一定的份额。但是随着 FPGA市场风云变幻，并购事件层出不穷，连巨头Altera 也被 Intel 收购了， Lattice
2022-10-16 20:48:32
3548
转载 行为描述禁止递归-------C语言递归函数（递归调用）
在硬件实现的范畴，函数递归意味着需要能够动态生成电路模块，这明显超出了数字电路的概念，因此几乎所有行为综合都不允许递归提示以下是本篇文章正文内容，下面案例可供参考https。
2022-07-26 21:59:16
676
原创 程序员小技巧------win7和win10通过局域网打印连接的方法
打印机通常是通过usb数据连接线打印，但由于距离问题或端口的限制，一般只会一台主机控制打印机，若此打印机没有配置无线打印，那么当办公室多人的情况下，打印就会比较麻烦，只能到一台机器上操作，为了提高大家的办公效率及方便使用，本小猿星提供一种通过局域网打印连接的方法，使多台电脑都能够同时连接上同一台打印机。提示以下是本篇文章正文内容，下面案例可供参考以上就是今天要讲的内容，本文仅仅简单介绍了局域网打印方法的使用httpshttpshttpshttpshttpshttpshttpshttps。......
2022-07-23 19:47:42
1334
原创 程序员小技巧---------u盘打不开？
当我们电脑插入u盘，却发现u盘无法打开，这时候请莫慌， u盘打不开怎么办 ?小猿星教你解决电脑打不开u盘的办法。
2022-07-20 21:02:01
4445
原创 简述建立时间（setup time) 和 保持时间（hold time）
建立时间和保持时间都是基于触发器而言，所以在了解建立时间和保持时间之前，需要对触发器进行分析，本文从D触发器（D-FF)结构原理上进行简述建立时间和保持时间，因为FPGA内部常用D触发器作为时序逻辑电路的记忆元件。......
2022-07-04 18:06:26
21521
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人