【电子元器件篇】7.逻辑器件

一、逻辑IC概述

常用的逻辑电平

TTL、CMOS、LVTTL、LVCOMS、CML、ECL、PECL、LVPECL、LVDS、RS232电平RS422电平,RS485电平等。

TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列、3.3V系列，2.5V系列和1.8V系列。

5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平

低电压的逻辑电平还有2.5V和1.8V两种。

处理器A与处理器B之间的通信，当两者的逻辑电平存在差异时，整个通信过程可能会受到影响，类似逻辑器件将处理器A的三点三伏逻辑电平转换为处理器B的一点八伏逻辑电平，从而保证了两者之间的顺畅通信。

此外，当信号在传输过程中受到衰减和干扰时，逻辑驱动器的作用就显得尤为重要。它们为信号提供了额外的驱动力，确保信号的强度和清晰度。

1. 输入高电平(Vih)：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。

2. 输入低电平(Vil)：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

3. 输出高电平(Voh)：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

4. 输出低电平(VoI)：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

5. 阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vi、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil~Vih这个区域，电路的输出会处于不稳定状态。 对于一般的逻辑电平，以上参数的关系如下: Voh>Vih >Vt>Vil >Vol。

6. l_oh：逻辑门输出为高电平时的负载电流(为拉电流)

7. l_ol：逻辑门输出为低电平时的负载电流(为灌电流)

8. l_ih：逻辑门输入为高电平时的电流(为灌电流)。

9. l_il：逻辑门输入为低电平时的电流(为拉电流)

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE)，使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门)，以及电阻阻值是否合适。

对于集电极开路(OC)门，其上拉电阻阻值RL应满足下面条件：
$$(1)RL<(VCC-Voh)/(n\ast loh+m\ast lih)拉电流尽可能大$$
$$(2)RL>(VCC-Vol)/(lol+m\ast lil)灌电流尽可能小$$
其中n：线与的开路门数；m：被驱动的输入端数。

为什么拉电流要尽可能大点，灌电流要尽可能小点？

拉电流和灌电流是描述逻辑门或逻辑器件在输出高电平和低电平时所需的电流。理解为什么拉电流要尽可能大，而灌电流要尽可能小，有助于我们更好地把握电子设备的工作原理和性能。

首先，让我们来看看为什么拉电流要尽可能大。在逻辑门输出高电平时，拉电流是必需的，以确保输出端的高电平稳定。拉电流越大，输出端的高电平就越稳定，因为更多的电流意味着更强的驱动能力。这对于确保信号在传输过程中不受衰减和干扰至关重要。如果拉电流过小，可能会导致输出端的高电平不稳定，甚至无法正确驱动连接的负载，从而影响整个系统的正常工作。

接下来，我们讨论为什么灌电流要尽可能小。在逻辑门输出低电平时，灌电流是从外部流入芯片内部的电流。如果灌电流过大，会导致芯片内部的压差增大，从而使输出端的低电平抬升。这意味着输出端的低电平不再接近零电平，可能会导致信号失真或误判。此外，过大的灌电流还可能对芯片造成损坏，缩短其使用寿命。

因此，为了确保逻辑门或逻辑器件的稳定性和可靠性，我们需要合理控制拉电流和灌电流的大小。通过增加拉电流来增强输出端的驱动能力，同时尽量减小灌电流以避免信号失真和芯片损坏。这种平衡控制有助于确保电子设备在各种应用场景中都能表现出色。

需要注意的是，拉电流和灌电流的大小也受到逻辑门或逻辑器件本身的规格和限制。在设计电子设备时，我们需要根据具体的应用场景和需求，选择适当的逻辑门或逻辑器件，并合理控制拉电流和灌电流的大小，以确保系统的正常工作。

两个不同逻辑电平的器件能互联吗？

然而，仅仅满足上述条件并不足以保证信号传输的稳定性。在实际应用中，由于线路上的干扰和噪声，我们需要为信号传输留有一定的余量。这个余量通常是通过增加发送方的输出电压来实现的，以确保即使在信号传输过程中受到一定的压降或干扰，接收方仍然能够正确识别信号的高低电平。

二、CMOS逻辑IC基本操作

CMOS逻辑门电路是目前使用最广泛、占主导地位的集成电路。早期的CMOS 与TTL逻辑门相比,CMOS速度慢、功耗低，而TTL主要是速度快,但功耗大。后来随着制造工艺的不断改进,CMOS电路的集成度、工作速度、功耗和抗干扰能力远优于TTL。因此,几乎所有的 CPU、存储器、PLD器件和专用集成电路(ASIC)都采用CMOS工艺制造,且费用较低。因此,出现种类繁多的 CMOS 逻辑系列。

2.1 什么是CMOS逻辑IC

2.2 CMOS逻辑IC基础知识

2.3 CMOS逻辑IC基础操作

当MOSFET的栅极-源极电压超过某个电压（阈值电压，|Vth|）时，漏极-源极电阻减小，使得MOSFET导通。这种漏极-源极电阻称为导通电阻。
n沟道和p沟道MOSFET的栅极和源极之间施加的电压方向不同。下图显示了MOSFET导通的条件。

N沟道MOSFET：当栅极电压比源极电压高|Vth|时，n沟道MOSFET导通。

P沟道MOSFET：当栅极电压比源极电压低|Vth|时，p沟道MOSFET导通。

2.3.1 反相器

下图显示了反相器，它是CMOS逻辑IC的基本组成部分。
当VIN处于VCC或GND电平时，p沟道或n沟道MOSFET均关断。因此，VCC和GND之间只有很小的电流（ICC）流过。当输入处于稳定状态时（处于VCC或GND电平），ICC非常低。

下图显示了CMOS的VIN-ICC曲线。
当VIN介于0和|Vth|之间或VCC－|Vth|和VCC之间时，VCC和GND之间只有很小的电流（ICC）流过。但是，当VIN介于|Vth|和VCC－|Vth|之间时，直通电流从p沟道MOSFET到n沟道MOSFET，从而增加了ICC。因此，应注意确保避免对于VIN的输入变化过慢。

2.3.2 OC与OD门

CMOS是场效应管构成(单极性电路)，TTL为双极晶体管构成（双极性电路）

OC门和OD门它们的定义如下：
OC：集电极开路（Open Collector）
OD：漏极输出（Open Drain）

这是相对于两个不同的元器件而命名的，OC门是相对于三极管而言，OD门是相对于MOS管。

为什么需要上拉电阻呢？

在OC门或OD门中，如果没有上拉电阻，当输出为低电平时，输出管子是导通的，这时输出为低电平；但当输出为高电平时，输出管子是截止的，输出端是开路的，电平状态不确定，可能是高电平，也可能是低电平，具体取决于外部电路和寄生电容等因素。因此，为了稳定输出高电平，需要加上一个上拉电阻，将输出端拉高到高电平状态。

其次，OC门和OD门的输出电平状态的实现原理不同。输出低电平时，输出管子是导通的，这是由内部驱动控制的，开关速度比较快。而输出高电平时，输出管子是截止的，这时需要靠上拉电阻将输出端拉高到高电平状态，这个过程相对较慢，因为上拉电阻是无源器件，需要通过RC充电过程给输出端的容性负载充电，才能慢慢达到高电平状态。

因此，在OC门和OD门的输出波形中，下降沿比较陡峭，上升沿比较平缓。这是因为下降沿是由有源的内部驱动控制的，而上升沿是由无源的上拉电阻控制的。

为什么I2C是OD门，而不是推挽？

漏极开路电路由一个NMOS构成，控制信号控制MOS管导通。控制信号打开NMOS管，输出低电平，控制信号关闭NMOS管，输出处于浮空状态，此时需要输出高电平，必须借助外部上拉电平状态。
推挽电路由PMOS和NMOS构成，控制信号控制上管和下管的导通，实现高低电平变换。当控制信号打开PMOS，关闭NMOS，输出高电平；当控制信号打开NMOS，关闭PMOS，输出低电平。

I2C总线采用OD（漏极开路）门而不是推挽门的原因主要有以下几点：

• 防止短路：如果I2C总线采用推挽门，当多个设备同时输出不同电平时，例如某些设备输出高电平，而另一些设备输出低电平，连接电源的上拉开关管和连接地的下拉开关管之间就会短路，导致开关功耗过大或烧坏器件。而OD门输出时，有上拉电阻限流，可以防止短路。
• 线与逻辑：I2C总线需要挂接多个设备，这些设备需要实现线与逻辑，即多个设备的输出可以相互连接并产生逻辑结果。OD门输出可以实现线与逻辑，而推挽门输出则不能。因此，采用OD门更适合I2C总线的需求。
• 节省功耗：当OD门的输出为高电平时，输出管子是截止的，此时不消耗电流，有助于节省功耗。而推挽门在输出高电平时，上管和下管都是截止的，但仍有静态功耗。因此，从功耗角度考虑，OD门更具优势。

综上所述，I2C总线采用OD门而不是推挽门是为了防止短路、实现线与逻辑以及节省功耗。这些优势使得OD门成为I2C总线结构的理想选择。

OC门（集电极开路门）和OD门（漏极开路门）具有以下特点：

• 输出电平可调：OC门和OD门的输出电平取决于外部的上拉电阻。通过改变上拉电阻的电压，可以实现不同电平的输出。这意味着输入和输出的电平可以不一致。例如，输入信号可能是3.3V的逻辑电平，而输出信号可以通过调整上拉电阻的电压来实现5V的逻辑电平。
• 电平转换功能：由于输出电平可调，OC门和OD门可以用于电平转换。这意味着它们可以将一个逻辑电平的信号转换为另一个逻辑电平的信号。例如，输入信号可能是3.3V的逻辑电平，而输出信号可以是5V的逻辑电平（反向）。这种电平转换功能使得OC门和OD门在接口电路中非常有用，可以匹配不同电平要求的设备或系统。
• 线与特性：多个OC门或OD门的输出端可以直接相连，实现逻辑与的功能。这是因为在输出为高电平时，输出 端是开路的，所以多个输出端相连时，只要有一个输出为低电平，整个线路就会呈现低电平状态。这种线与特性使得多个OC门或OD门可以方便地实现逻辑与运算。
• 需要外部上拉电阻：由于OC门和OD门的输出端是开路的，所以需要外部的上拉电阻来实现高电平输出。上拉电阻的作用是将输出端拉高到高电平状态，确保在输出为高电平时，输出端有明确的电平状态。
• 输出波形特点：由于OC门和OD门的上升沿和下降沿速度不同，它们的输出波形具有特定的特点。下降沿比较陡峭，而上升沿比较平缓。这是因为在下降沿时，输出管子是导通的，由内部驱动控制，速度较快；而在上升沿时，输出管子是截止的，需要靠上拉电阻充电，速度较慢。

需要注意的是，由于OC门和OD门的输出端是开路的，它们容易受到外部干扰和噪声的影响。因此，在实际应用中，需要注意保护输出端，避免受到外部干扰。同时，在选择上拉电阻时，也需要根据具体的应用场景和要求进行合理的设计。

总之，OC门和OD门具有输出电平可调、电平转换功能、线与特性等特点，并且需要外部上拉电阻来实现高电平输出。在实际应用中，需要注意它们的输出波形特点和保护输出端免受干扰。

2.3.3 逻辑器件经典案例：总线保持【未】

未完待续…

三、手册解读

SN74LV1T00 单电源 2 输入正与非门 CMOS 逻辑电平转换器

3.1 绝对参数表

此表显示了保证IC功能在正常运行的条件。

为了保护逻辑器件，通常在输入输出端口与电源之间放置钳位二极管。当端口电压超过VCC（电源电压）或 GND 时，二极管会导通，从而将电压限制在一个安全范围内。这样可以避免电压过高或过低对器件造成损坏。


防止电压过高：
当端口电压超过VCC时，与VCC并联的前卫二极管会导通，将多余的电压泄放到地线或其他低阻抗路径上，从而确保端口电压不会超过VCC。
例如，假设VCC为5V，如果某个瞬间输入端口的电压达到6V，与VCC并联的前卫二极管会导通，将1V的电压差泄放掉，保护逻辑器件不受损害。
防止电压过低：
当端口电压低于GND时，与GND并联的前卫二极管会导通，将端口电压提升到GND附近，从而避免逻辑器件受到过低的电压影响。
例如，如果输入端口的电压意外下降到-1V，与GND并联的前卫二极管会导通，将端口电压提升至接近0V，确保逻辑器件不会因过低电压而损坏。

最大绝对额定 Iik（输入钳位电流）是在正常工作电压范围之外可安全流过器件输入终端的最大电流。
最大绝对额定 Iok（输出钳位电流）是在正常工作电压范围之外可安全流过器件输出终端的最大电流。

3.2 推荐工作条件

∆t/∆V：这是一个描述信号边沿陡峭程度的参数。这个比率描述了电压随时间变化的速率，即信号的边沿陡峭程度。为了确保逻辑器件的稳定性和可靠性，通常会规定输入信号的上升沿和下降沿的最大变化时间。这个时间通常以纳秒/伏为单位。

非稳态/不定态：在信号的上升沿或下降沿过程中，信号可能处于一个不稳定的状态（不定态）。如果边沿变化过于缓慢，这个不定态的时间可能会过长，影响逻辑器件的稳定性和可靠性。

信号过缓：
当信号上升沿或下降沿的变化速度过缓时，可能会导致器件工作不稳定。这是因为过缓的变化可能导致器件在非稳态时间过长，从而使其无法做出正确的判断。
原因：
驱动能力太差：驱动电流的大小会影响信号的变化速度。如果驱动电流过小，信号的变化速度可能会过缓。
容性负载过大：电路中的容性负载（如电容）会影响信号的变化速度。如果容性负载过大，信号的变化速度也可能会过缓。

信号过陡：
信号过陡可能导致信号完整性问题，如过冲。是因为信号的边沿变化速度越快，其高频分量就越大，从而导致过冲的发生。过冲是振铃的一部分，信号电平发生跳变后，第一个峰值电压或谷值电压超过设定的标准电压，主要表现为一个尖端脉冲。信号的边沿变化速度越快，其高频分量就越大，信号中的高频分量会经过多次反射后叠加到原信号上，导致过冲的产生。因此，为了减小过冲的发生，需要控制信号的边沿变化速度，即减小∆t/∆V的值。
为了避免过冲，需要合理设计信号的变化速度，既不能过陡也不能过缓。

如何控制信号的变化速度：
通过调整驱动电流的大小来控制信号的变化速度。驱动电流越大，信号的变化速度越快。
通过调整电路中的溶性负载来控制信号的变化速度。减小溶性负载可以加快信号的变化速度。
在设计中要考虑到信号的上升沿和下降沿时间，确保它们符合规定的要求，并留有一定的余量以防止信号过缓或过陡。

3.3 电气特性

3.3.1 输入电压（V_IH和V_IL）

确定输入信号为高或低的电压称为阈值电压。

3.3.2 输出电流（I_OH和I_OL）

当连接CMOS逻辑IC与LSI芯片时，输出缓冲器的驱动能力和保证的输出电流非常重要。

74VHC04FT的直流特性

3.3.3 输入电流（I_IN）

由于CMOS逻辑IC是电压驱动IC，几乎不需要输入电流（IIN）。

3.3.4 静态供电电流（I_CC）

CMOS器件在非活动状态下消耗的电流比其它类型的器件低得多。

3.3.5 ∆ICC

△ICC是描述在CMOS器件被TTL电平驱动时，所需额外增加的电流的概念。首先，我们需要理解CMOS和TTL电平之间的差异。

CMOS（互补金属氧化物半导体）和TTL（晶体管-晶体管逻辑）是两种不同的逻辑电平标准。TTL电平具有较高的驱动能力，而CMOS电平则具有较低的功耗。当TTL电平去驱动CMOS器件时，可能会遇到一些问题。

当CMOS器件的输入电压处于其逻辑高电平（VH）和逻辑低电平（VL）之间时，该器件处于不稳定状态。此时，如果直接用TTL电平去驱动它，可能会导致其电流急剧增加。这是因为CMOS器件在这种状态下需要额外的电流来稳定其输入电压。

为了解决这个问题，引入了△ICC的概念。△ICC是指在CMOS器件被TTL电平驱动时，所需额外增加的电流。这个增加的电流是为了使CMOS器件稳定工作而必需的。

3.3.6 功耗电容（C_pd）

四、逻辑电平转换

电平转换是处理器之间互联时必须考虑的问题，需要选择合适的转换方法和芯片来完成转换。电平转换的类型包括单向、双向和单向可控的转换，在总线器件中起到整形隔离、电平转换等作用。在设计电路时需要注意驱动能力，避免因驱动能力过强导致的问题。此外，阻抗匹配的一些设计以及系列芯片内部集成了串接电阻也是重要的知识点。

4.1 逻辑电平转换原理与实现

不同的逻辑电平标准有不同的高电平（VH/VOH）和低电平（VL/VOL）阈值。为了确保信号的正确传输，发送方的高电平（VOH）必须大于接收方的阈值高电平（VH），而发送方的低电平（VOL）必须小于接收方的阈值低电平（VL）。

然而，在实际应用中，即使满足了上述条件，直接连接不同逻辑电平的器件也可能导致问题。这主要是因为不同逻辑家族的电源电压（VCC）可能不同。当VCC不同时，直接连接可能会导致功耗电流（ICC）过大，从而损坏设备。这是因为不同VCC之间的电平差异可能导致某些器件处于不稳定状态，需要额外的电流来稳定其输入电压。

以2.5V和3.3V两个逻辑电平为例，尽管2.5V的V_OH大于3.3V的V_IH，并且有足够的容限（0.5V），理论上可以实现互连。但是，在实际操作中，我们发现直接连接这两个电平会导致功耗电流（I_CC）显著增大。这是因为当PMOS管（在3.3V侧）的栅源电压（V_GS）不足以使其完全截止时，PMOS管会进入半导通状态，从而导致漏电流增大。

漏电流的存在意味着功耗电流的增大，当功耗电流超过芯片所能承受的最大值时，可能会导致芯片永久性损坏。这是因为每个芯片都有其最大允许功耗电流的标准，一旦超过这个标准，芯片就可能受到损坏。

通过开漏输出、集电极开漏或使用MOSFET等方式，我们可以实现电平转换。例如，使用OC门或OD门，只需控制管子的导通和截止，并接上合适的上拉电阻和VCC，就能满足不同逻辑电平的需求。

然而，这种方法的转换速度在由低到高时可能会受到限制，因为它依赖于上拉电阻、负载电容和RC充电时间。为了加快上升沿速度，我们可以选择较小的电阻，但这可能会增加功耗。同时，为了降低功耗，我们希望增大上拉电阻，但这又会减慢上升沿速度。因此，在选择电阻时需要进行权衡。

对于单个或少数信号线，这种设计方法是有效的。但是，当需要处理大量信号线，如四根、八根、甚至更多时，使用分立元件进行开漏设计可能变得不切实际。现代电子设备往往要求体积小、PCB面积小且器件布局紧密，这使得在PCB上放置大量分立元件变得困难。

因此，在实际应用中，我们通常会选择使用专门的逻辑电平转换芯片来完成这一任务。这种芯片内部集成了必要的电路和元件，能够实现多路信号的逻辑电平转换，同时满足空间、速度和功耗的要求。

4.2 电平转换芯片选择与使用

电平转换芯片是电子系统中不可或缺的一部分，它们负责在不同电压等级的设备或组件之间安全地传输信号。根据不同的应用需求，电平转换芯片可以分为多种类型。下面是对这些类型的更详细解释：

1. 应用特定的电压转换器（Application-Specific Voltage Converters）

定义与特点：
应用特定的电压转换器是为特定的应用或设备设计的。它们通常具有特定的输入和输出电压要求，以满足特定系统的需求。这些转换器可能还包含其他功能，如过压保护、欠压保护、电源管理等，以确保系统的稳定运行。

应用场景：
它们常用于嵌入式系统、工业控制、医疗设备、汽车电子等领域，其中对电压精度和稳定性要求较高的场合。用于寻址应用特定接口，例如 SD 卡、SIM 卡和 IC-USB

2. 方向控制型电压转换器（Direction-Controlled Voltage Converters）

定义与特点：
方向控制型电压转换器允许用户通过外部信号或管脚控制数据的传输方向。用户可以通过设置特定的控制信号来决定数据是从高电平端口传输到低电平端口，还是从低电平端口传输到高电平端口。

应用场景：
这类转换器常用于需要灵活控制数据传输方向的应用，如双向通信总线、多端口存储器、可编程逻辑设备等。这些转换器和电平转换器旨在解决SPI、UART、PCM、JTAG等关键接口。包括具有方向控制和 3 态输出的有源双向转换器，可满足 0.65V 至 5.5V 的任何基于推挽的转换应用。

3. 自动方向电压转换器（Automatic Direction Voltage Converters）

定义与特点：
自动方向电压转换器能够根据输入信号的电平自动选择转换方向。当检测到输入信号的电平变化时，这类转换器会自动调整其输出电平，以适应目标设备的电压要求。

应用场景：
这类转换器特别适用于动态环境，其中输入信号的电平可能会频繁变化，如传感器接口、总线通信、电源管理系统等。包括基于钳位的无源转换器、基于有源开关的转换器和基于缓冲器的有源转换器，可满足 0.9 V 至 5.5 V 的任何自动方向检测应用

4. 固定方向电压转换器（Fixed-Direction Voltage Converters）

定义与特点：推挽式和 3 态输出配置中的上移或下移
固定方向电压转换器只允许数据在一个固定的方向上传输，即从高电平到低电平或从低电平到高电平。它们通常具有简单的电路结构和较低的成本，适用于单向通信的应用场景。

应用场景：
这类转换器常用于那些数据传输方向固定不变的应用，如某些传感器接口、数字逻辑电路、电源供电等。这些转换器和电平转换器经过优化，可解决关键接口（如SPI、UART、PCM、JTAG等）问题。包括具有 3 态输出的固定单向和多向转换器，可满足 0.9V 至 5.5V 的任何基于推挽的转换应用

4.3 TXB系列电平转换芯片工作原理

TXB0102 具有自动方向感应和 ±15kV ESD 保护功能的 2 位双向电压电平转换器
常见的双向电平转换芯片系列包括TXB、TXS等。近年来，还出现了新型的LSF和GTL等双向电平转换芯片

双向电平转换芯片，作为电子系统中的关键组件，其设计目标是实现两个不同电压域之间的无缝数据通信。然而，在深入讨论其功能和应用之前，我们必须明确一个核心点：电平参考电压的设定。

在大多数双向电平转换芯片中，通常会有一个参考电压设定，我们称其为“a”，而另一个电压域我们称其为“b”。在实际应用中，为了确保正常的电平转换和数据通信，通常要求“a”小于或等于“b”。这是因为芯片内部的构造决定了其电源轨的设置，而为了保证双向转换的顺利进行，电源轨的电位必须相对较高。

TxB系列的电平转换芯片使用push-pull输出结构。这种结构的特点是它可以快速地切换输出电平，从高电平到低电平，或从低电平到高电平。为了控制这种切换的速度，即边沿变化的速度，设计师在输出级中加入了这个4kΩ电阻。

这个电阻与芯片内部的电路一起工作，以控制MOSFET（金属氧化物半导体场效应晶体管）的开关速度。MOSFET在这里作为开关使用，它的导通和截止速度决定了输出电平变化的速率。通过调整电阻值，设计师可以优化这个速度，以适应不同的应用场景。

然而，这个4kΩ电阻的存在确实会对输出电平产生一定的影响。特别是当外部上拉或下拉电阻的值选择不当时，可能会导致输出电平无法达到预期的低电平值（VOL）。这就是为什么工程师们在使用TxB系列芯片时会遇到“拉不下来”的问题。

为了解决这个问题，一种常见的做法是增加外部上拉电阻的值，以确保它不会过分地影响输出电平。根据TI提供的数据，外部上拉电阻的值应该控制在50kΩ以上，以确保输出电平能够达到预期的低电平值。当然，这也需要根据具体的应用场景和负载要求来进行权衡。

4.4 案例分析

电平转换，特别是在嵌入式系统和微控制器（MCU）之间的通信中，起着至关重要的作用。想象一下，你有一个MCU，其工作电压为3.3V。现在，你希望与另一个同样工作在3.3V的外部设备（例如一个flash存储器）进行通信。这两个设备可能位于同一块主板上，也可能相距甚远。为了确保信号的完整性和稳定性，你需要一个电瓶转换器或总线驱动器来提供所需的隔离和整形。

在这个案例中，我们选择了一个高性能的总线驱动器，它能够处理高达30到64毫安的电流，远超过通常所需的8毫安。虽然这样的高驱动能力似乎是一个优势，因为它可以确保信号在长距离传输时的稳定性，并允许同时驱动多个负载，但这也可能带来一些问题。

具体来说，过高的驱动能力可能导致接收端出现振铃现象。振铃是由于信号的快速变化导致的电压波动，它可能会超过接收设备的电压容限，从而导致数据错误或设备损坏。在我们的案例中，振铃导致了信号电压超过了flash存储器的最高工作电压（3.6V），这是一个潜在的问题。

为了解决这个问题，我们在线路上串联了一个33欧姆的电阻。这个电阻起到了阻抗匹配的作用，它有效地消除了振铃现象，并将信号电压限制在3.6V以下。这个简单的修改显著降低了设备损坏率和数据错误率，确保了系统的稳定性和可靠性。

这个案例教会我们一个重要的教训：在设计电路时，并不是驱动能力越强越好。虽然高驱动能力在某些情况下是有益的，但也可能带来意想不到的问题。因此，我们需要根据具体的应用需求和设备规格来选择合适的驱动能力，并采取相应的措施来避免潜在的问题。

五、应用注意事项

5.1 电路设计的并联问题

在电路设计中，并联问题需要注意。特别是逻辑门输出不能简单并联，否则可能导致电源对地短路，烧毁芯片。通用逻辑门输出不能直接并联，除非特殊情况。此外，电频转换芯片和总线驱动器等也可能因小电流波动导致误判，影响器件。

四输入门，如AND门、OR门或NOT门，需要四个输入信号来决定其输出状态。然而，在实际的电路设计中，我们可能只会遇到两输入的门电路，如AND2或OR2。这时，如果我们需要一个四输入的门电路，一个常见的做法是将两个两输入的门电路组合在一起。

然而，这种组合方式需要注意一个重要的问题，那就是短路。当我们将两个门电路的输出端直接连接在一起时，如果其中一个门电路的输入为高电平，另一个为低电平，那么就会出现电源对地的短路，导致电路损坏。这是因为门电路的内部结构使得它不能承受这样的电压差。

因此，当我们需要将多个门电路的输出并联时，我们必须同时并联它们的输入。这样，无论输入信号如何变化，输出端都不会出现短路的情况。这是因为当两个输入端的电平不同时，它们的输出电平也会被相应地调整，从而避免了短路的发生。

此外，当我们需要扩展门电路的输入数量时，不能简单地将多个门电路的输出并联在一起。相反，我们应该使用额外的门电路来创建新的输入。例如，如果我们需要一个四输入的AND门，我们可以使用三个两输入的AND门来实现。第一个AND门接收前两个输入信号，其输出作为第三个AND门的输入之一，与第四个输入信号一起决定最终的输出。

5.2 未使用的输入端作何处理

在设计电路时，对于未使用的管脚，我们需要特别小心处理。以电平转换芯片和总线驱动器为例，这些器件通常有多位，如四位或八位，但如果我们只使用了其中的部分位，剩下的未使用管脚就需要妥善处理。

对于未使用的输入端，通常建议将其接到VCC（正电源）或GND（地），这称为“上拉”或“下拉”。这样做的目的是为了避免因输入端悬空而导致的误判和不稳定。CMOS逻辑器件的输入阻抗非常高，意味着即使是很小的电流或电场波动也可能导致误判，从而产生不必要的输出，影响整个电路的稳定性。

特别需要注意的是，如果未使用的管脚不进行适当的上拉或下拉处理，可能会因为外部干扰或电场波动而处于半导通状态。这种情况下，器件的电流（ICC）可能会急剧增大，根据电压的变化，电流可能达到某个峰值，从而对器件造成损坏。

除非器件手册中有特殊说明，或者使用的是具有总线保持能力的器件，否则我们通常都需要对未使用的管脚进行上拉或下拉处理。这样做可以提高电路的稳定性和可靠性，减少因未使用管脚导致的问题。

5.3 容限/ESD防护

5.3.1 输入容限

什么是输入容限功能？

具有输入容限功能的CMOS逻辑IC允许在电源激活或在0V时向输入端施加高达最大工作电压的电压。输入容限功能允许电平从较高电压转换为较低电压。


在电路设计中，静电放电（ESD）是一个常见的威胁，可能导致逻辑器件损坏。为了应对这一威胁，许多逻辑器件在IO接口和电源之间集成了ESD防护电路。

一种常见的ESD防护电路是在IO接口和电源之间反向串联一个二极管。这种电路的工作原理是，当IO接口上的电压超过VCC（正电源电压）的某个阈值时，二极管会导通，从而限制电流并防止过高的电压对器件造成损害。通常，这个阈值比VCC高出一个二极管的导通电压，例如0.5V。5.5V这个管子就导通了，这个管子就导通了之后，那你这个两个电压就相当于短路了，二极管完全导通，它就短路了，然后它能够钳位的电流，就是20毫安，其实就非常小了，就非常小好，基本上可以认为你导通，那这个器件就要损坏。这样的一个电路，设计上它是不允许电压高于vcc的。

假设VCC是3.3伏，但您希望处理的输入信号电压可能高达5伏。在这种情况下，选择具有适当输入容限的逻辑器件变得至关重要。

一些逻辑器件在其内部结构中集成了保护二极管。这些二极管在输入电压超过VCC时可能会导通，从而限制电流并防止器件损坏。然而，这也意味着输入信号的电压不能超过VCC加上二极管的导通电压。因此，如果您的输入信号电压高于VCC加上这个二极管的导通电压，那么您应该避免选择这种器件。

相反，您应该选择那些没有这种保护二极管，而是依靠先进的半导体工艺来确保输入容限可以达到更高电压的器件。这种器件的输入容限不依赖于VCC，因此可以安全地处理高于VCC的输入信号。

5.3.2 输出容限

什么是输出容限功能？
CMOS逻辑IC的输出电路具有图腾柱配置，由如下所示的一对p沟道和n沟道MOSFET组成。通常，CMOS逻辑IC在输出端和电源之间有一个寄生二极管。

当在关断状态下向IC施加电压或在打开状态下向具有三态输出的IC（例如74LCX245）施加电压时，寄生二极管就会导通。产生的大电流可能会损坏IC。
即使将高于供电电压（VCC）的电压施加到输出端，电流也不会流入具有这种寄生二极管的输出配置的IC中。此IC具有输出容限功能。

5.4 掉电保护

当部分电路掉电时，如果仍有信号连接，可能会导致电源通过信号线回流到掉电部分，造成不必要的功耗和潜在的功能问题

什么是掉电保护？
为降低功耗，具有两个电压范围（VCC1和VCC2）的系统可以提供局部掉电模式，其中由VCC1运行的子系统将被关闭。例如，假设在电压范围VCC1内使用74VHC系列。74VHC系列在输出端和电源之间具有意外的寄生二极管。因此，当VCC2>VCC1时，该寄生二极管导通。在这种情况下，产生的大电流可能会损坏IC。使用既没有输入也没有输出寄生二极管的IC（例如74VHCT、74LCX和74VCX系列）可以防止器件损坏。

5.5功耗计算

P39 未完待续，太专业了，估计得等以后有接触才会考虑更完…

参考文章：
理一理 OC/OD 门、开漏输出、推挽输出等一些相关概念
CMOS逻辑IC基础知识
参考文献：
[1]郁岚.数字电路中BUS HOLD功能的应用研究[J].科技信息,2010(34):124-125+127.
加粗样式