youzjuer的博客

1、在图中放置器件：2、然后调整器件的位置（满足自己的设计需求）方法是选中器件，然后右键选择move，然后在命令行中输入坐标：Command > x -2 1意思是到位置（-2,1），中间都是有空格的3、添加边框，如果是添加矩形框，就要先点击setup-areas-package boundary-option-active class and subclass-package genmetry- place bound top，然后输入五个点的坐标，其中第五个点的坐标和第

一般情况下大家看到的都是分别的altera和xilinx的fft ip core的是使用方法，少有对比的文档，因此我写个blog做一下记录。一、altera引用：ALTERA FFT IP核使用_mdpsdhr的专栏-CSDN博客_altera fft ip核https://blog.csdn.net/mdpsdhr/article/details/492750771、时序图一个时钟，一个复位，一个FFT/IFFT控制线，一个sink，一个source时钟就是FFT ip核运.

一、F1、fwrite：file = $fopen("./test.txt",'w');$fwrite(file,"%04x", in);解释：使用fwrite首先要有一个文件句柄， %04x的意思是四个16进制数，然后如果不足4个，则在前面补0。

一、选择平台在Intel的官网上下载modelsim-altera版，这个版本已经将altera的ip核的库提前编译好了，更方便我们的使用二、过程1、将需要的文件加入到项目中，其中对于ip来说，需要将.v文件加入2、进行仿真。执行以下命令vsim -L altera_mf_ver work.fft_tb其中 altera_mf_ver是verilog版的mf库三、问题1、如果直接点击按钮进行仿真的话，会出下以下问题：意思就是说缺少某个库，这是没有将ip核的库加..

一、端口不同1、对于xilinx来说：clka 为输入端口的时钟wea 读写控制端，高为写，低为读addra 写地址dina 待写入的数据clkb 为输出端口的时钟的addrb 读地址doutb 读出的数据ena/enb，控制相应写入和读出端口的数据，为高是正常写入或读出，为低时写入为0，读出为02、对于altera来说...

一、准备工作首先需要把需要的器材准备好，我使用的是quartus18.0，并且要使用IP核被破解的版本，不然无法使用其中的FFT和NCO，一定要注意，quartus对于版本非常敏感，一定要严格对应好版本1、带IP的quartus18.02、modelsim，这个modelsim不能使用自己下载的modelsim，要去官网下载，对应版本的modelsim-altera版本，而不是modesim se，应为modelsim-altera版本，是已经将altera上的器件的lib编译好了，如果自己下.

一、在工程中添加FFTip核要在add file in project中添加qip文件，即可

1、参考(31条消息) idea添加scala环境_SpinalHDL——环境搭建_weixin_39983404的博客-CSDN博客https://blog.csdn.net/weixin_39983404/article/details/1116272982、注意版本问题：安装idea2019.2.4 scala 2.11.12