FPGA自分频产生的时钟如何使用？

yundanfengqing_nuc

已于 2025-01-23 09:30:56 修改

阅读量463

点赞数 2

CC 4.0 BY-SA版权

文章标签： fpga开发

于 2025-01-22 11:09:05 首次发布

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/yundanfengqing_nuc/article/details/145299552

对于频率比较小的时钟，使用clocking wizard IP往往不能产生，此时就需要我们使用代码进行自分频，自分频产生的时钟首先应该经过BUFG处理，然后还需要进行时钟约束，处理之后才能使用。

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。