zerothpower的博客

电源线上有工作电流流过，故滤波器滤波电感值受制于工作电流，不能做很大，滤波器插入损耗有限，特别是低频端损耗更加有限。由于电磁兼容的复杂性，即使电磁兼容设计问题考虑比较周全，在设计制造过程中，难免出现一些电磁干扰的因素，造成最终电磁兼容测试不合格。对此类产品存在的电磁兼容问题，只能采取“出现什么问题，解决什么问题”的问题解决法，以对产品的最小改动使其达到电磁兼容要求。对于一般开关电源和变换器，注意，当机箱内各种频率信号耦合进电源电路时，由于电源内有许多二极管、三极管电路，会使这些不同频率的信号相互发生。

问题 1隔离防止信号在两个电路之间传递。答：错。隔离用于使信号通过， 但阻止直流电流和有害杂散交流电流。问题 2.使用隔离原因？答：安全性和高压保护。问题 3.对于具有高电位差的系统，如何使用隔离最大限度减少流过系统不必要电流？答：隔离器可用于断开接地回路，这些回路会导致不想要的噪声和电流。

由于数字隔离器 使用小得多的高质量电介质，因此 与传统的光耦合器技术相比，在几十微米 而不是几百微米 范围内，高质量的绝缘材料自身能在更小封装实现更高浪涌等级。例如，尽管 IEC ESD 并非一项必要组件级认证测试，但供应商都会提供IEC ESD 测试数据， 以使最终用户在认证测试期间 对预期性能更有信心。增强型隔离为两物理隔离层替代方案，像是一层隔离，但其高电压电气强度、 可靠性和防触电 能力相当于两层基本隔离。对于危险电压系统，行业标准隔离等级由单隔离、 基本隔离、双隔离和增强型隔离术语表示。

方法一：选中部分线按tab方法二：shift+F

AD添加走线保护带 勾选Display Clearance Boundaries

Short-Circuit Constraint: Between Pad J3-4(5549.469mil,574.842mil) on Multi-Layer And Pad J3-5(5915.611mil,496.102mil) on Multi-Layer Pads have the same JumperID: 1 but different Nets: (No Net) and NetD12_2

输入失调电压 Input offset voltage VIO mV、uV 输入偏置电流 Input bias current IIB nA 输入失调电流 Input offset current IIO nA 输入电阻 Input Impedance Rin MR 电压增益 Large Signal Voltage Gain AV V/V 最大输出电压 .

Av db 1 0 1.414 3 2 6 3 9.5 4 12 5 14 6 15.5 7 17 8 18 9 19 10 20 100 40 1000 60 Av1*Av2=db1+db2eg：100db=40db+60db=100*1000=10 0000倍80db=20db+60db=10*10...

目的：探讨为何运用 none inverting gain 同相增益来计算带宽 以及高频极点的位置对带宽的二次效应。 讨论 Gain Bandwidth Product 增益带宽积的定义 如何从 Datasheet 以图形方式由开回路增益决定电路在特定增益下的带宽 讨论在图中出现的低频极点或称主极点（Dominant Pole） 主极点是在 Aol 图中 当 Aol 开始随频率下降的点 极点频率可以从 Aol （开环频率响应）曲线来估计 更准确的方法是使用 Gain Band

差模信号：输入端VP VN所加信号插值共模信号：两输入端共同施加信号差动放大作用是抑制共模信号，放大差模。共模抑制比CMRR (ComonModeRejectionRatio）表示差动放大抑制共模信号的程度。20210805...

pads_in.log' does not exist.

pads logic转AD，AD转ORCAD。点击Translate没反应？1.原理图格式未转换ascii。PADS导出版本：9.0。ORcad版本：17.2。AD版本：21.7.2。

OrCAD->Edit->brower->part如果在occurrences里更新属性就会发现instance属性和occurrence属性不一样（properties下白色行和黄色行不一致），一致的方法一是Design->remove occurrence properties但是之前在occurrences更新的属性就会不见。所以更新属性的时候最好选用Use instances方法二是找到更新的值并且将黄色区域1的值复制到白色区域2 然后保存方法三.

转https://blog.csdn.net/jiangdou88/article/details/516122121、首先把spb_16.6文件夹命名为spb_16.6old（反正和spb_16.6不一样就行了）；2、在cadence目录里面建立一个新的空文件夹命名为spb_16.6，并把spb_16.6old的compnts.dat拷贝到空的spb_16.6中；3、安装HOTFIX补丁到空的spb_16.6中；用的是Hotfix_SPB16.60.054_wint_1of1.exe4、把spb

1.先设置网格。2..Library-->>olb文件 右键New Part3.文件名建议采用规范命名。4.place ployline 同时按shift画任意形状的封装5.先用place ployline 同时按shift画个三角形6.双击三角形，点Fill Style 选择solid7.点击OK8.画完后续保存即可注！！！如果同时出现两个相同pin ，双击pin将pin选为Power类型才不会报错。或者将命名为MT1 MT2。...

17.2版本上述命令不起作用，删除安装路径中的tcl文件即可。 文件及路径：/Cadence/SPB_17.2/tools/capture/tclscripts/capAutoLoad/capStartPage.tcl

http://www.doczj.com/doc/fa7e22b48e9951e79b8927ca-6.html

Orcad Capture CIS 页面右下角页属性中的page Count须设置为1Page Number设置为当前第几页 如12345

其中V02 V03 V04.DSN是空的，需要将它删除，直接选中delete就会出现问题解决方法：要选择要删除的空xxx.dsn，点击cut to clipboard键，不能用快捷键，快捷键也会出错·

可以通过双击原理图右下角的title block，修改它的属性，主要是修改page count 和page number 即可。

Cadence Orcad 中批量修改off-page connector 和net网络标

cadence SPB17.4 - allegro - Artwork will be rounded down

多数情况，电路基本元件满足EMC程度将决定设备满足EMC的程度。有源器件产生干扰一般通过无源器件向外发射，也可通过无源器件消除。实际元件不是“理想”的，本身可能是干扰源或敏感设备。电路布局又决定着响应和不同电路元件间互相耦合程度。磁珠/滤波器/EMI优化 > 馈通电容滤波器 >电磁兼容性往往是由远离基频元件响应特性来决定的。抑止ESD激发瞬时高电压/抑止瞬时尖脉冲。表1则出了两种陶瓷电容的谐振频率。(VDR：电压随电阻变化)

由于电磁骚扰源在频域与时域特性的复杂性， 标准中采用表征电磁噪声参数（例如：峰值、准峰值、有效值、平均值）都是用等效于某一个特定参数的正弦信号定标的。而“电磁”现象则包括所有的频率，除无线电频率外，还包括所有的低频(包括直流)电磁现象。“将某给定的电磁骚扰施加于某一设备其仍能正常工作并保持所需性能等级时的最大骚扰电平。端口就如传输的“界面”，通过这些端口，电磁骚扰进入（或出自）被考虑的设备。由此可见，电磁环境的恶化，会导致多方面的后果。“用规定的方法测得的由设备发射的某给定电磁骚扰电平。

[DDS] AD9833原理介绍及chiliDDS驱动分享（上） - 电子设计论坛 - 21ic电子技术开发论坛AD9833 | 直接数字频率合成器(DDS) | 亚德诺（ADI）半导体

采用STM32F103RCT6 ，按照技术手册 Vref内部已与Vdda相连，而Vdda是为ADC，复位电路，RC PLL供电的。要求：6组PCBA的ADC,DAC尽量相同问题：VDDA和VDD的电压每个PCBA相差大，导致ADC,DAC相差大查询：• VDD = 2.0 to 3.6 V: external power supply for I/Os and the internal regulator. Provided externally through VDD pins. • VSS

D1为保护二极管，防止输入端电压过低T2 e极驱动T3,c极驱动T4T3、T4组成推挽电路，T4组成电压跟随器，T3组成共射极电路输出级优点：提高开关速度，提高带负载能力

ESD保护静电释放保护基础知识 ESD静电释放基本原理 如何保护集成电路系统免受ESD损害 选择合适ESD时需考量的因素 介绍ESD的工作电压 IEC 61000-4-2标准的解读 分析钳位电压Vclamp 对电路保护的关键作用 二极管的电容（寄生电容CL）对信号完整度的影响 如何选择合适的ESD保护产品并找到更多的ESD相关资料究竟什么是ESD众所周知 物体会在与其他物体接触与摩擦中产生并积累电荷举个例子 人类的皮肤经常会在与物体的接触和摩擦中失去电子，从..

转：技术指导 | 气体放电管GDT选型要点 - 电路保护——浪拓防雷 - 与非博客 - 与非网气体放电管的选型设计：1）气体放电管的加入不能影响线路的正常工作，这就要保证气体放电管的直流击穿电压的下限值必须高于线路的最大正常工作电压。据此确定所需放电管的标称直流击穿电压值。2）确定线路所能承受的最高瞬时电压值，要确保放电管的冲击击穿电压值必须低于此值。以确保当瞬间过压来临时，放电管的反映速度快于线路的反映速度，抢先一步将过电压限制在安全值。这是放电管的一个最重要的指标。3）根据线

在一块PCB上有一个功能模块，需要上拉至VCC连接至第二块PCB上，但是两个模块之间需要焊接一导线。在PCBLAYOUT设计中，为了防止焊接或者其他因素引起的静电破坏设计，将上拉和ESD管都放在第二块PCB上(MCU在第二块PCB上)，将上拉电阻放在远离PCB2MCU位置，将ESD管放在稍微靠近MCU的位置。　　这样的设计，从原理上看已经考虑到了各种问题，但是该产品在产线组装过程中，偶尔发生与该导线连接的MCU管脚不能识别信号的情况。通过将对MCU分析得到该MCU管脚由于承受过高的电压冲击而产生损坏..

SDOUT/AD2。

工作环境： 如何在高静电放电工业环境保证器件仍然运行正常？ 传统上使用 JK触发器、高阻抗CMOS门、电阻电容积分器等方法消除开关抖动，但是对ESD和类似干扰只能提供有限的防护。市场上有保护开关消抖的专用芯片MAX6816、6817、6818 ±15kV ESD-Protected, Single/Dual/Octal,CMOS Switch Debouncers ESD保护，单、双、八路CMOS开关去除抖动ESD保护 ±15k...

物理封装库建模。自己建封装容易出错。采用封装生成工具1.Ultra Libration (TI的 webench.ti.com/cad/)2.LPWizard3.FPM

Vin = 12VI=0.6A芯片温度为75度.。。。。。原理图为datasheet里的图