zxf347085420的博客

在上一篇（CPU + 主存取值计算）了解后，就可以来看看CPU内部结构细节了！

在计算机系统中，软件和硬件在逻辑上是等效的，也就是说，对于某一种功能，既可以通过软件实现，也可以通过硬件实现，用软件实现成本更低，但效率不高，硬件实现成本更高，但效率也会提升很多。CPU想从主存中取某个数据，那么CPU会将该数据的地址保存在地址寄存器中，主存储器会根据MAR的地址信息，从存储体中取相应数据，并写到数据寄存器中，最后CPU就可以通过数据线，取走他想要的数据了。MAR指明了MAR的地址，所以MAR位数反映存储单元的个数，而MDR是要保存存储单元数据的，所以MDR位数=存储字长。

同时,对于LFU算法---曾经被经常访问的主存块在未来不一定会用到(例如某段时间频繁使用微信视频聊天相关的块,此时相关计数器会增加到很大,若之后不再需要视频聊天,但相关Cache块的计数器已经很大了,所以相关内存块在Cache中的数据副本在短时间内不会被淘汰),并没有很好地遵循局部性原理(最不经常使用算法可能会记录下全局的访问频率)，因此实际运行效果不如LRU。LRU算法----基于"局部性原理",近期被访问过的主存块，在不久的将来也很有可能被再次访问，因此淘汰最久没被访问过的块是合理的。

驱动轴中有一个马达，会带动驱动轴旋转，进而带动盘片旋转，磁盘设备有很多盘片，每个盘片的表层会涂上磁性材质，磁性材质是一圈一圈地涂的，当需要读取某一圈的磁性材质时，就需要将磁头臂移动到这一圈上。注：在磁盘的格式化过程中，要对磁盘划分扇区，每个扇区要写入一些控制信息，扇区尾部还要留有一定的空隙，这些均需占用一些存储空间，因此导致格式化后的实际容量比非格式化的容量要小。若主机给磁盘传送了8bit数据，那么会将数据并行的传送到磁盘，由于磁盘的读/写数据以1bit为单位，所以还需将并行的数据转化为串行的数据写入。

每个芯片是16K，即2^14次方，所以CPU的A0~A13这14位的地址信息作为片内地址，由于CPU的A14，A15两个地址信息没有使用，所以可以接一个2-4译码器，进行字扩展，总共有4个片选信号，所以可以接4组，每组有两个存储芯片。但是我们会发现另一个问题，如图所示的CPU中MAR有16位，即2^16的寻址能力，但是我们只用了A0~A12这13根地址线，若依然使用上一节位扩展的方法，这两个存储单元的8位的信息，会通过数据总线传给CPU，都会导致数据总线的冲突。用A13传送片选信号。

还需添加一个控制电路，控制MAR和MDR和译码器，例如，CPU通过地址总线，将地址送到MAR中，但是，由于我们是通过电信号传送2进制数据，而电信号可能会有不稳定的情况，所以在电信号稳定之前，这一电信号是不能传送给译码器的，所以只有电信号稳定，控制电路才能打开译码器的开关，让译码器接收这一地址，给出相应的数据信号，同理，输出时，只有输出的电信号稳定，控制电路才会使MDR通过数据总线输出数据信号给CPU。若采用这一策略，有几位地址，就需要几根地址线，由于DRAM集成度高，存储容量较大，那么电路就会较复杂。

计算机系统结构：主要研究软硬件功能的分配和对软硬件界面的确定。计算机组成是计算机系统结构的逻辑实现。计算机实现是对计算机组成的物理实现。

这种功能是没有限定的，可以是存储器，当然也可以是处理器，如果这片SOC的系统目标就是处理器，那么做成的SOC就是一个MCU（微控制器）。CPU和SOC是两个常见的电子术语，电脑芯片一般被称之为CPU，最牛的CPU是X86架构的intel、AMD，而手机领域的芯片称之为Soc，而最牛的Soc是ARM架构的高通、联发科、苹果、麒麟芯片等。，主要负责管理和协调计算机的内存操作，包括处理CPU对内存的读取和写入请求，确定数据在内存中的位置，以及进行内存刷新操作以防止数据丢失‌ ）。如DRAM和Flash‌。

可以根据不同类型指令在计算过程中出现的频率乘上不同的系数求得统计平均值，这时的运算速度是平均运算速度。指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在的单元地址，一般按顺序递增。2.控制器：完成对计算机各部件协同运行的指挥控制，保证了指令按照预定次序、步骤执行。是 CPU 一次能处理的数据宽度，与加法器、寄存器的位数和内部数据总线的宽度等有关。采用存储程序的工作方式：程序和数据事先放在同一存储器中，由指令组成的程序可以修改。1.运算器：完成数据的暂存、变换、算术运算和逻辑运算功能。