PI7C9X2G404SVPCI Express Gen2 Packet Switch Application Note 0.2...

PCI Express（PCIE）是一种高速串行计算机扩展总线标准，主要设计用于连接主板上的处理器和高速外围设备。在本文档中，我们主要关注PI7C9X2G404SV这款支持PCI Express第二代标准的包交换芯片的应用说明。PCIe Gen2具有比第一代更高的数据传输速率，可以提供每通道高达5Gb/s的数据传输速率。本文档为PCI Express Gen2包交换设计提供了一个简洁且实用的指南，帮助板级设计师容易地将Pericom PCIe Gen2包交换器集成到他们的设计中。 文档中首先提到的几个关键知识点包括差分阻抗和单端阻抗设计，以及微带线（microstrip）和带状线（stripline）的特性。对于6层印刷电路板堆叠，理想的微带线差分阻抗目标是85Ω，阻抗容忍度最大为±10%；而单端阻抗目标是50Ω，容忍度也是最大±10%。在设计中，必须确保阻抗匹配，以减少信号反射和提升信号完整性。 此外，文档指出了差分对长度的限制，从芯片集到连接器（包括微带线和带状线）的走线长度限制为10英寸。这有助于保持信号的同步和减少传输过程中的延迟。 在布局指南方面，文档提供了关于PI7C9X2Gx04EV系列芯片的走线宽度和间隔的具体建议，例如使用FR4材质的印刷电路板，采用标准4到8层堆栈，且板厚为0.062英寸。对于微带线，建议使用半盎司铜；对于6层以上板层的带状线，建议使用一盎司铜。走线长度不匹配应该小于5mil。 在PCB布局方面，建议使用0402尺寸的0.1微法拉电容靠近IC设备的Vdd（电源引脚），尽可能靠近Vdd引脚，并在可行的情况下保持在2-3mm的范围内。此外，应该使用专用的Vdd和GND平面，以最小化通过电源源之间的通道耦合的抖动。 至于PCB层堆栈示例，文档提供了一个典型的6层PCB堆栈结构，包括顶层的焊盘层、信号层、预浸层、Vcc层、核心层、Vss层、预浸层、信号层和底层的焊盘层。此外，还展示了堆栈的材料构成，如铜厚和焊盘掩膜涂漆等。 文档为设计人员提供了一系列重要的PCI Express Gen2包交换设计标准和建议。这包括对阻抗匹配、布局限制、层堆栈设计、走线宽度和间隔等关键设计环节的详细指导。设计人员应严格遵循这些指南，以确保PCI Express Gen2包交换器的性能得到最优化，从而提高整个系统的性能。