模拟射频IC RFIC工程培训上手：'树'使用文档与真实工程电路下的LNA、MIXER、PA三
种射频集成电路（基于65nm工艺库）
玩射频IC设计的老铁们都知道，实战经验才是硬道理。最近在某个开源社区扒拉到个宝藏资源——全
套基于TSMC 65nm RF工艺的工程级电路包，从LNA到混频器再到PA，活生生把教科书里的方块图变成能跑
仿真的真实电路。这可比对着公式干瞪眼有意思多了，直接上家伙。
先看LNA这货，低噪放的关键就在输入匹配和稳定性。工程包里给的共源级结构直接调用了工艺库
里的RF NMOS模型，网表里清清楚楚标着栅宽比例：
```spectre
M1 (drain gate source bulk) nch_33v_rf W=24u L=60n fingers=8
```
重点是这个finger参数，65nm工艺下用多指结构可不是为了好看。实测发现当频率飙到5GHz时，8指
结构比单指结构的栅极电阻能降40%以上，直接改善噪声系数。跑个SP仿真看S11参数，拿Python脚本处理
数据立马见分晓：
```python
import skrf as rf
lna_s2p = rf.Network('lna_sim.s2p')
plt.smith(lna_s2p.s11, label='Input Matching')
```
蓝色曲线要是没怼到史密斯圆图50Ω附近，就得回头调匹配电感值。这可比手算省事多了，实测某次
调谐把电感从1.2nH改到1.05nH，增益直接涨了1.8dB。
混频器这块吉尔伯特单元是标配，但工程文件里LO驱动级的偏置设置骚得很。看这行控制代码：
```tcl
setVar LO_VG 0.65 ;# 深三极管区启动
setVar LO_VD 0.3 ;# 低压摆幅保线性
```
刚开始以为写反了电压值，实际跑瞬态仿真才发现玄机——LO信号摆幅被刻意限制在300mVpp，虽然
牺牲了点转换增益，但交调特性IM3直接改善了15dBc。这种设计思路在教科书里可不会明说，非得在真实
工艺模型里摸爬滚打才能悟出来。
PA设计最刺激的还是负载牵引，工程包里自带了个自动化脚本：
```bash
./load_pull.sh -f 2.4G -p 18dBm -i pa_core.ckt
