Nro.

LABORATORIO ELECTRÓNICA DIGITAL Página 1 de 18

Alumno(s) Nota

Arapa Pachao, Bryan Fernando

Cenca Ccama, Milagros Fiorella

Tapia Herrera, Moises Yván

Grupo A
Ciclo 4 Electricidad Industrial – Electrónica Digital
Fecha de entrega 18/07/20
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 2 de 18

LABORATORIO N°04
I. CAPACIDAD TERMINAL
• Identificar las aplicaciones de la Electrónica Digital.
• Describir el funcionamiento de las unidades y dispositivos de almacenamiento de información.
• Implementar circuitos de lógica combinacional y secuencial.

II. COMPETENCIA ESPECIFICA DE LA SESION

• Implementación de circuitos monoestables.
• Implementación de circuitos contadores con Flip Flops JK.
• Utilizar un SIMULADOR para comprobar el comportamiento de los mismos.

III. CONTENIDOS A TRATAR

• Circuitos Monoestables
• Circuitos Contadores Ascendentes y Descendentes.
• Aplicaciones con circuitos contadores.
IV. RESULTADOS
• Diseñan sistemas eléctricos y los implementan gestionando eficazmente los recursos materiales y
humanos a su cargo.

V. MATERIALES Y EQUIPO
• Entrenador para Circuitos Lógicos
• PC con Software de simulación.
• Guía de Laboratorio. El trabajo se desarrolla de manera GRUPAL.

VI. REPASO DEL LABORATORIO ANTERIOR

• Diseño de circuitos sumadores y decodificadores

VII. FUNDAMENTO TEÓRICO

• Revise los siguientes enlaces:
• CIRCUITOS MONOESTABLES:
https://www.youtube.com/watch?v=BAZ-LmyMkD4
• CIRCUITOS CONTADORES CON FLIP FLOPS:
https://unicrom.com/biestable-flip-flop-jk-entradas-set-clear-tabla-verdad/

VIII. SEGURIDAD EN LA EJECUCIÓN DEL LABORATORIO

Tener cuidado con el tipo y niveles de voltaje con los

que trabaja.

Antes de utilizar el multímetro, asegurarse que está

en el rango y magnitud eléctrica adecuada.

Tener cuidado en la conexión y en la desconexión de

los equipos utilizados
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 3 de 18

TAREAS GUIADAS DENTRO DEL LABORATORIO

1. Determine la Ecuación Lógica y la Tabla de Verdad del circuito mostrado.

R S q Q
0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 1

1 1 1 1

̅̅
𝑸= 𝑹 ̅ +𝑹
̅ 𝑺𝑸
𝑺𝑸 + 𝑹 ̅ + 𝑹𝑺𝑸
̅ 𝑺𝑸 + 𝑹𝑺𝑸

2. Compruebe en simulación el comportamiento de los circuitos mostrados.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 4 de 18

U1 Q
RESET 0
?
(Logictoggle)
(Logicprobe)
NOR_2

U2

SET 0
NOR_2

3. Armar circuito en el ENTRENADOR y verificar resultados.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 5 de 18

4. Conecte 4 flip flops de la forma mostrada para formar un CONTADOR, compruebe su funcionamiento
implementando de forma física. Agregue un Decodificador de BCD a 7 segmentos. Utilice los bloques
mostrados:

U1:A U1:B U2:A U2:B

7473 7473 7473 7473

Pulsador 14
J Q
12 7
J Q
9 14
J Q
12 7
J Q
9

1 5 1 5
0 CLK CLK CLK CLK
3 13 10 8 3 13 10 8
K Q K Q K Q K Q
R

(Monoflop)
2

6
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 6 de 18
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 7 de 18
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 8 de 18

5. Reemplace los Flips Flops con un contador integrado Ascendente / Descendente, compruebe funcionamiento
en ambos sentidos. Utilizar los bloques mostrados:

6. RETO: Modifique circuito para convertir en contador BCD

7. CONTENIDO DEL INFORME EN EL BLOG:

TEORÍA DE LATCHES Y FLIP FLOPS

➢ LATCHES:
El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable),
que se suele agrupar en una categoría diferente a la de los flip-flops. Básicamente, los latches son
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 9 de 18

similares a los flip-flops, ya que son también dispositivos de dos estados que pueden permanecer
en cualquiera de sus dos estados gracias a su capacidad de realimentación, lo que consiste en
conectar (realimentar) cada una de las salidas a la entrada opuesta. La diferencia principal entre
ambos tipos de dispositivos está en el método empleado para cambiar de estado.
➢ TIPOS:
• SR
• SR
• D

➢ LATCH SR (SET-RESET) - (BIESTABLE R-S CON PUERTAS NOR):

El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con dos
salidas Q Q (una la complementaria de la otra), compuesto de dos puertas NOR acopladas tal y como
muestra la imagen. Se puede observar que la salida de cada puerta NOR se conecta a la entrada de la
puerta opuesta.
• Elemento de memoria más sencillo.
• Es un biestable con un estado SET y otro de RESET (puesta a 1 y a 0).

Se tiene dos versiones:

Latch S-R con entrada activa en ALTO.

Latch SR con entrada activa en BAJO.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 10 de 18

➢ LATCH R-S CON ENTRADA DE

HABILITACIÓN:

En un latch con entrada de habilitación las entradas S y R controlan el estado al que va a cambiar el latch cuando
se aplica un nivel ALTO a la entrada de habilitación (EN, enable). El latch no cambia de estado hasta que la entrada
EN está a nivel ALTO, pero, mientras que permanezca en este estado, la salida va a ser controlada por el estado de
las entradas S y R. En este circuito, el estado no válido del latch se produce cuando las dos entradas S y R están
simultáneamente a nivel ALTO.

Figura 3: Latch R-S con entrada de

habilitación.

➢ LATCH D CON ENTRADA DE HABILITACIÓN:

Existe otro tipo de latch con entrada de habilitación que se denomina latch D. Se diferencia del latch S-R
en que sólo tiene una entrada (D), además de la de habilitación (E). La figura 4 muestra el diagrama, el
símbolo lógico y la tabla de verdad de este tipo de latch.

Figura 4: Latch R-S con entrada de habilitación.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 11 de 18

➢ SÍMBOLO LÓGICO PARA LOS LATCHES

➢ APLICACIÓN

Si se aplica las formas de onda a las entradas del Latch, determinar la forma de onda que se observara en
la salida. Considere Q inicialmente en estado BAJO.

➢ BIESTABLES DISPARADOS POR FLANCOS O FLIP-FLOPS.

En muchas situaciones es necesario sincronizar el funcionamiento de muchos circuitos diferentes y resulta

de utilidad poder controlar el momento en el que un circuito cambiará de estado.
Algunos biestables están construidos de manera que sólo cambian de estado ante la aplicación de una
señal de disparo, en concreto ante el flanco de bajada o de subida de una señal de entrada llamada reloj
(CLK). Estos biestables reciben el nombre de biestables disparados por flanco, o más comúnmente flip-
flops.
Los flip-flops son dispositivos síncronos. El término síncrono significa que la salida cambia de estado
únicamente en un instante específico de una entrada de disparo (reloj), es decir, los cambios en la salida
se producen sincronizadamente con el reloj.
Podemos encontrar dos tipos de flip-flop:
1. Los que son disparados por el flanco de subida de la señal de reloj.
2. Los que son disparados por el flanco de bajada de la señal de reloj.
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 12 de 18

➢ FLIP-FLOPS

Los flip-flops son dispositivos síncronos de dos estados, también conocidos como
multivibradores biestables. En este caso, el término síncrono significa que la salida cambia de estado
únicamente en un instante específico de una entrada de disparo denominada reloj (CLK), la cual recibe el
nombre de entrada de control, C. Esto significa que los cambios en la salida se producen
sincronizadamente con el reloj.

➢ TIPOS:
1. D
2. JK
3. SR
➢ FLIP-FLOP D DISPARADO POR FLANCO:
Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flip-flop tipo D se
igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente (según el
tipo de flip-flop) de la señal de reloj (CLK). En la Figura 3-9 se observa el símbolo lógico y la tabla de verdad
de un flip-flop tipo D disparado por flanco ascendente.

Figura 5: Flip-flop D disparado por flanco ascendente.

El funcionamiento de un flip-flop D disparado por flanco ascendente se resume en la Figura 5.1.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 13 de 18

Figura 5.1: Ejemplo de formas de onda en las entradas y en la salida de un flip-flop D disparado por
flanco ascendente.

➢ FLIP-FLOP JK:
El símbolo lógico para un flip-flop JK es el siguiente:
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 14 de 18

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En
el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la
entrada de reloj transfiere el dato de las entradas a las salidas.
A continuación, veremos la tabla de la verdad del flip-flop JK:

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la derecha. La línea
1 muestra la condición de "mantenimiento", o inhabilitación. La condición de "reset" del flip-flop se
muestra en la línea 2 de la tabla de verdad. Cuando J=0y K=1 y llega un pulso de reloj a la entrada CLK, el
flip-flop cambia a 0(Q=0). La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y K=0 y se
presenta un pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una condición muy difícil para el flip-
flop JK que se denomina de conmutación.

➢ FLIP-FLOPS RS:

Este es el flip - flop básico, su símbolo es el siguiente:

Figura 7: El símbolo lógico para un flip - flop básico RS.

 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 15 de 18

El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop
tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-
flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.
El flip-flop RS se puede construir a partir de puertas lógicas. A continuación, mostraremos un flip-flop
construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Observar la realimentación característica de una puerta NAND a la entrada de la otra. En la tabla de la

verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas
salidas están a 1, o nivel ALTO. Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o
cero lógicos, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1. Seguidamente
encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en
reset) la salida normal Q.La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del
flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay
cambio en las salidas de sus estados anteriores. Indicar la salida de set, significa poner la salida Q a 1, de
igual forma, la condición reset pone la salida Q a 0.La salida complementaria nos muestra lo opuesto.
Estos flip-flop se pueden conseguir a través de circuitos integrados.
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 16 de 18

OBSERVACIONES Y CONCLUSIONES. ¿QUÉ HE APRENDIDO DE

ESTA EXPERIENCIA? (EN MODO TEXTO)

➢ OBSERVACIONES:

• Se coloco una resistencia a la salida de los leds utilizados para evitar que estas se quemen y
asegurar un correcto funcionamiento.
• Es importante contar con un simulador como el software PROTEUS con el cual podamos realizar
las simulaciones necesarias para comprobar el funcionamiento de los flip flops.
• Con el diagrama de temporización hemos comprobado las tablas de verdad y hemos observado
que de acuerdo a nuestras entradas tenemos el valor de Q en los diversos segundos.

➢ CONCLUSIONES:

• El flip-flop tiene uno de sus estados indeterminado en el cual se tiene una oscilación
• Al presionar el botón de reset en mi salida tendré 0 y si presión el botón SET de seteo obtendré en la salida
1 pero al realizar el laboratorio encontramos que en algunos casos particulares y especiales depende del
circuito esto no se cumple en el caso del latch NAND se resetea a 1.

• En el estado de memoria o estado presente al paso del tiempo siempre se va a mantener el mismo numero
sea 0 o sea 1 y este se da cuando se presionan ambos reset y set.
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 17 de 18

IX. RESÚMEN
• Flip Flops
• Circuito contador con Flip Flop.

X. PROXIMO LABORATORIO:
• Circuitos temporizadores y Generadores de Clock.

XI. BIBLIOGRAFIA Y WEBGRAFIA RECOMENDADA

• Floyd, Thomas (2006) Fundamentos de sistemas digitales. Madrid.: Pearson Educación
(621.381/F59/2006) Disponible Base de Datos Pearson
• Mandado, Enrique (1996) Sistemas electrónicos digitales. México D.F.: Alfaomega.
(621.381D/M22/1996)
• Morris Mano, M. (1986) Lógica digital y diseño de computadoras. México D.F.: Prentice Hall
(621.381D/M86L)
• Tocci, Ronald (2007) Sistemas digitales: Principios y aplicaciones. México D.F.: Pearson
Educación. (621.381D/T65/2007) Disponible Base de Datos Pearson
 Nro.
LABORATORIO ELECTRÓNICA DIGITAL Página 18 de 18