Scribd
Cargar
743 vistas4 páginas

Jercicios Resueltos de Circuitos Combinacionales

Este documento presenta varios ejercicios sobre circuitos combinacionales lógicos. El primer ejercicio pide obtener las funciones sintetizadas por dos circuitos. El tercer ejercicio pide diseñar un sistema combinacional con cuatro entradas y cinco salidas según una tabla de verdad, usando decodificadores o multiplexores. Los ejercicios 7 y 8 piden implementar decodificadores de 4 a 16 usando decodificadores más pequeños.

Cargado por

Paola Yarina Espinoza Leon
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
743 vistas4 páginas

Jercicios Resueltos de Circuitos Combinacionales

Este documento presenta varios ejercicios sobre circuitos combinacionales lógicos. El primer ejercicio pide obtener las funciones sintetizadas por dos circuitos. El tercer ejercicio pide diseñar un sistema combinacional con cuatro entradas y cinco salidas según una tabla de verdad, usando decodificadores o multiplexores. Los ejercicios 7 y 8 piden implementar decodificadores de 4 a 16 usando decodificadores más pequeños.

Cargado por

Paola Yarina Espinoza Leon
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 4

SISTEMAS DIGITALES

1º I.T. Informática de Sistemas


Curso 2004 – 2005 Página 1 de 4

Ejercicios resueltos
Tema 6: Circuitos Combinacionales Lógicos

Ejercicio 1
Obtener las funciones sintetizadas por los circuitos de la figura siguiente:
SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 2 de 4

Ejercicios resueltos
Tema 6: Circuitos Combinacionales Lógicos

Ejercicio 3
Diseñar un sistema combinacional con cuatro entradas y cinco salidas según la siguiente tabla
de verdad:

A3 A2 A1 A0 Datos de salida
0 0 0 0 4
0 0 0 1 2
0 0 1 0 31
0 0 1 1 27
0 1 0 0 15
0 1 0 1 14
0 1 1 0 17
0 1 1 1 20
1 0 0 0 25
1 0 0 1 1
1 0 1 0 3
1 0 1 1 9
1 1 0 0 18
1 1 0 1 24
1 1 1 0 29
1 1 1 1 11

a) Realizar el diseño empleando decodificadores para la selección de los minterms. Construir


las funciones de salida mediante puertas NAND de cualquier número de entradas.
b) Realizar el diseño empleando multiplexores como módulos lógicos universales.
SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 3 de 4

Ejercicios resueltos
Tema 6: Circuitos Combinacionales Lógicos
SISTEMAS DIGITALES
1º I.T. Informática de Sistemas
Curso 2004 – 2005 Página 4 de 4

Ejercicios resueltos
Tema 6: Circuitos Combinacionales Lógicos

Ejercicio 7

Implementar un decodificador de 4 a 16 a partir de decodificadores de 3 a 8 con señal de


habilitación.

Ejercicio 8

Implementar un decodificador de 4 a 16 a partir de decodificadores de 2 a 4 con señal de


habilitación.

También podría gustarte