“Año de la unidad, la paz y el desarrollo”

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, Decana de América) FACULTAD DE

INGENIERÍA ELÉCTRICA Y ELECTRÓNICA

CURSO:
Circuitos Digitales
DOCENTE:
Ruben Virgilio Alarcon Matutti
TEMA:
Trabajo Práctico N°4
ALUMNO:
Villanueva Barreto Alexander Lenin

2023
PREGUNTA 1.
Diseñar un circuito para convertir (ABCD) en binario natural hacia (UXYWZ) en código
EXCESO 3. Usar un solo bloque FA de 4bits. Establecer el rango de la entrada y salida.
SOLUCIÓN:
Diseño de un bloque FA de 1 bits:

A B C in C out S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Para la C out :
Simplificación usando mapa K:

𝐶𝑜𝑢𝑡 = 𝐵𝐶𝑖𝑛 + 𝐴𝐶𝑖𝑛 + 𝐴𝐵

Diseño usando puertas Lógicas:

Para la S :
Simplificación usando mapa K:
 𝑆 = 𝐴̅𝐵̅ 𝐶𝑖𝑛 + 𝐴̅𝐵̅̅̅̅̅
𝐶𝑖𝑛 + 𝐴𝐵̅ ̅̅̅̅̅
𝐶𝑖𝑛 + 𝐴𝐵̅ ̅̅̅̅̅
𝐶𝑖𝑛
𝑆 = 𝐴⨁𝐵⨁𝐶𝑖𝑛𝑡
Diseño usando puertas Lógicas:

Uniendo ambas salidas:

Encapsulado el circuito se obtienen:

Diseño de un bloque FA de 4 bits:

Encapsulado el circuito se obtienen:

Diseñar un circuito para convertir en binario natural hacía en código EXCESO 3.
Realizamos una tabla de verdad y se observa que se cumple una relación:

Binario Sumador Código

Decimal
Natural B EXCESO 3
ABCD +3 UXYWZ
0 0000 0011 00011
1 0001 0011 00100
2 0010 0011 00101
3 0011 0011 00110
4 0100 0011 00111
5 0101 0011 01000
6 0110 0011 01001
7 0111 0011 01010
8 1000 0011 01011
9 1001 0011 01100
10 1010 0011 01101
11 1011 0011 01110
12 1100 0011 01111
13 1101 0011 10000
14 1110 0011 10001
15 1111 0011 10010

Diseño del circuito Usando un FA de 4 bits:

Simulación del convertidor de algunos casos:
Caso 1:

Binario Sumador Código

Decimal
Natural B EXCESO 3
ABCD +3 UXYWZ
6 0110 0011 01001

Caso 2:
Binario Sumador Código
Decimal
Natural B EXCESO 3
ABCD +3 UXYWZ
13 1101 0011 10000
Caso 3:

Binario Sumador Código

Decimal
Natural B EXCESO 3
ABCD +3 UXYWZ
15 1111 0011 10010
PREGUNTA 2.
Diseñar un circuito para convertir (ABCD) en código BCD natural hacia (XYWZ) en
código GRAY.
Usar un solo bloque FA de 4bits y solo una puerta OR adicional.
SOLUCIÓN:
Tabla de verdad

Código Código
Decimal
BCD GRAY
ABCD XYWZ
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101
10 - X
11 - X
12 - X
13 - X
14 - X
15 - X

Para la salida X:
Simplificación usando mapa K:

𝑋=𝐴
Diseño con compuertas lógicas:
Para la salida Y:
Simplificación usando mapa K:

𝑌 =𝐴+𝐵
Diseño con compuertas lógicas:

Para la salida W y Z:
Usando un FA de 4 bits se obtiene:

Decim BCD Natural BCD Natural Código

al GRAY
A3 A2 A1 A0 B3 B2 B1 B0 Co S3 S2 S1 S0
C 0 B 0 D 0 C 0 - Z - W -
0 0 0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 0 0 0 0 1 0 0 0
2 1 0 0 0 0 0 1 0 0 1 0 1 0
3 1 0 0 0 1 0 1 0 1 0 0 1 0
4 0 0 1 0 0 0 0 0 0 0 0 1 0
5 0 0 1 0 1 0 0 0 0 1 0 1 0
6 1 0 1 0 0 0 1 0 0 1 1 0 0
7 1 0 1 0 1 0 1 0 1 0 1 0 0
 8 0 0 0 0 0 0 0 0 0 0 0 0 0
9 0 0 0 0 1 0 0 0 0 1 0 0 0
Diseño usando FA de 4 bits:

Uniendo todas las salidas:

El circuito final nos queda de la siguiente manera:

Simulación del convertidor de algunos casos:

Caso 1:

Código Código
Decimal
BCD GRAY
ABCD XYWZ
2 0010 0011

Caso 2:

Código Código
Decimal
BCD GRAY
ABCD XYWZ
5 0101 0111
Caso 3:

Código Código
Decimal
BCD GRAY
ABCD XYWZ
7 0111 0100
PREGUNTA 3.
Diseñar un circuito para convertir (ABCD) en código BCD con pesos (4-2-2-1) a (XYWZ)
en código BCD natural con pesos (8-4-2-1).
Usar solamente un bloque FA de 4bits para formar los pesos.
Considerar que algunos números de (ABCD) puede tener más de una representación.
SOLUCIÓN:
Tabla de verdad

BCD BCD
Decimal
(4-2-2-1) Natural
I4 I2 I2’ I1 Y8 Y4 Y2 Y1
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 1000 0100
5 1001 0101
6 1100 0110
7 1101 0111
8 1110 1000
9 1111 1001
Si tomamos como ejemplo el Numero 6 en decimal:

BCD BCD
Decimal
(4-2-2-1) Natural
𝑰𝟒 𝑰𝟐 𝑰𝟐′ 𝑰𝟏 𝒀𝟖 𝒀𝟒 𝒀𝟐 𝒀𝟏
6 1100 0110

Donde la tabla de correspondencia de pesos es:

Y8 Y4 Y2 Y1
0 1 1 0
I1 0 0 0 0 1
I2 0 0 0 1 0
I2’ 1 0 0 1 0
I4 1 0 1 0 0

De la siguiente tabla se puede deducir las siguientes ecuaciones:

𝑌1 = 𝐼1
𝑌2 = 𝐼2⨁ 𝐼2′ (Suma)
𝑌4 = 𝐼4 ⨁ [𝐼2 ⨁𝐼2′ ](Acarreo)
𝑌8 = [𝐼4⨁ 𝐼2 ⨁𝐼2′ ] (Acarreo)
El circuito usando FA de 4 bits:
Simulación del convertidor de algunos casos:

Caso 1:

BCD BCD
Decimal
(4-2-2-1) Natural
3 0011 0011

Caso 2:

BCD BCD
Decimal
(4-2-2-1) Natural
I4 I2 I2’ I1 Y8 Y4 Y2 Y1
6 1100 0110
Caso 3:

BCD BCD
Decimal
(4-2-2-1) Natural
I4 I2 I2’ I1 Y8 Y4 Y2 Y1
8 1110 1000

PREGUNTA 4.
Diseñar un circuito que teniendo como entrada el número entero X= X4X3X2X1X0, de
cómo salida el binario natural Y= Y4Y3Y2Y1Y0 = |X| (valor absoluto).
Considerar que X esta expresado en el formato complemento a DOS. Establezca el
rango de los números de la entrada X y de la salida Y. Utilice solo un F.A. de 4 bits como
base del diseño.
SOLUCIÓN:
Tabla de Complemento a 2 de 5 bits:

Decimal Complemento a 2
+15 01111
+14 01110
+13 01101
+12 01100
+11 01011
+10 01010
+9 01001
+8 01000
+7 00111
+6 00110
+5 00101
+4 00100
+3 00011
+2 00010
+1 00001
0 00000
-1 11111
-2 11110
-3 11101
-4 11100
-5 11011
-6 11010
-7 11001
-8 11000
-9 10111
-10 10110
-11 10101
-12 10100
-13 10011
-14 10010
-15 10001
-16 10000
Tabla de verdad:

Decimal ENTRADA EN SALIDA EN

C2 C2
X Y=|X|
+15 01111 01111
+14 01110 01110
+13 01101 01101
+12 01100 01100
+11 01011 01011
+10 01010 01010
+9 01001 01001
+8 01000 01000
+7 00111 00111
+6 00110 00110
+5 00101 00101
+4 00100 00100
+3 00011 00011
+2 00010 00010
+1 00001 00001
0 00000 00000
-1 11111 00001
-2 11110 00010
-3 11101 00011
-4 11100 00100
-5 11011 00101
-6 11010 00110
-7 11001 00111
-8 11000 01000
-9 10111 01001
-10 10110 01010
-11 10101 01011
-12 10100 01100
-13 10011 01101
-14 10010 01110
-15 10001 01111
-16 10000 10000

Esquema del circuito para suma o resta en C2

Análisis de numero de 0 a +15

• Lo que se busca es una suma en C2 de A + 0 = A

• Si R debe de estar en 0 (B + A)
• En las entradas de B0, B1, B2, B3, B se debe de conectar a tierra
Análisis de numero de -1 a -16

• Lo que se busca es una resta en C2 de 0 –(-A) =A, sabiendo que A es un numero

positivo
• Si R debe de estar en 1 (B - A)
• En las entradas de B0, B1, B2, B3, B se debe de conectar a tierra
Diseño del circuito en C2.

Simulación:
Caso 1
 Decimal ENTRADA EN SALIDA EN
C2 C2
X Y=|X|
+12 01100 01100

Caso 2

Decimal ENTRADA EN SALIDA EN

C2 C2
X Y=|X|
-6 11010 00110
Caso 3

Decimal ENTRADA EN SALIDA EN

C2 C2
X Y=|X|
-13 10011 01101
PREGUNTA 5.
En el circuito de la figura, se tiene en las entradas (A, B, C, D) números en binario
natural que se convierten a código GRAY (X, Y, W, Z) y que luego se operan como se
muestra. Hallar las salidas:
Si , Ci , Di , Bi en función de las entradas (A, B, C, D).

SOLUCIÓN:
Diseño de Circuito de Binario – Gray usando un FA de 4 .
Diseño de comparador de un bit:

Diseño de FS de un bit:

Diseño de FA de un bit:
Diseño del circuito de la figura :

Tabla de verdad

Entradas Salida Salida

Sumador Restador
A B C D Si Ci Di Bi
0 0 0 0 1 0 1 1
0 0 0 1 1 0 1 1
0 0 1 0 1 0 1 1
0 0 1 1 1 0 1 0
0 1 0 0 1 0 1 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1
 0 1 1 1 1 0 1 1
1 0 0 0 1 0 1 1
1 0 0 1 1 0 1 1
1 0 1 0 1 0 1 1
1 0 1 1 1 0 1 0
1 1 0 1 1 0 1 0
1 1 0 0 1 0 1 1
1 1 1 1 1 0 1 1
1 1 1 0 1 0 1 1

Hallar la Función de salida respecto a su entrada

Para Si y Ci: (Por razonamiento)
Las entradas del Sumador están conectados a un comparador, donde sin importan sus
casos siempre una entrada será 1 y las demás cero, por ende, las suma, sin importar las
combinaciones, siempre dará Si = 1.
𝑆𝑖 = 1
Para Ci: (Por razonamiento)
En todo el caso siempre será Ci=0, porque nunca abra acarreo de salida.
𝐶𝑖 = 0
Para Di: (Por razonamiento)
Las entradas del Sumador están conectados a un comparador, donde sin importan sus
casos siempre una entrada será 1 y las demás cero, por ende, la resta , sin importar las
combinaciones ,siempre dará Di=1.
𝐷𝑖 = 0

Para Bi: (Por simplificación)

Simplificación usando mapa K:

̅𝑪
𝑩𝒊 = 𝑩 ̅ + 𝑩𝑪 + 𝑪
̅ 𝑫 + 𝑨𝑫 + 𝑨
̅𝑩̅𝑫
̅

Simulaciones
Entradas Salida Salida
Sumador Restador
A B C D Si Ci Di Bi
0 0 0 1 1 0 1 1

Entradas Salida Salida

Sumador Restador
A B C D Si Ci Di Bi
0 1 1 1 1 0 1 1

Entradas Salida Salida

Sumador Restador
A B C D Si Ci Di Bi
1 1 0 1 1 0 1 0