SUMADOR DE 4 BITS

UNIVERSIDAD NACIONAL
FEDERICO VILLARREAL

Curso:

Docente:

Alumnos:

Facultad:

Ciclo:
 INTRODUCCION

En electronica un sumador es un circuito logico que calcula la operación

suma. En computadores modernos se encuentra en lo que se denomina
Unidad aritmetico logica(ALU). Generalmente realizan las operación
aritmeticas en codigo binario decimal o BCD exceso 3, por regla general los
sumadores emplean el sistema binario. En los casos en los que se este
empleando un complemento a dos para representar numeros negativos el
sumador se convertira en un sumador-abstractor.Las entradas son A,B,Cin
que son las entradas de Bits : AyB; Cin: es la entrada de acarreo. Por otra
parte, la salida es S y Cout: es la salida de acarreo.

El sumador completo de 4 bits es una concatenacion de 4 sumadores

binarios c ompletos de 1 bit, la concatenacion se realiza a traves de los
terminales de acarreo saliente(Cout) y acarreo entrante(Cin).
 OBJETIVOS

General:

 Diseñar un circuito sumador de 4 bits.

Especificos:

 Emplear tablas de verdad para la elaboracion de Mapas de

Karnagh.
 Implementar un sumador completo de 4 bits, interconectado
en cascada cuatro sumadores de un bit.
 Realizar sumas utilizando Codigo Binario Decimal.
 Identificar entradas y salidas de acarreo.
 MARCO TEORICO

COMPUERTAS LOGICAS

Las computadoras digitales utilizan el sistema de números binarios, que

tiene dos dígitos 0 y 1. Un dígito binario se denomina un bit. La información
está representada en las computadoras digitales en grupos de bits.
Utilizando diversas técnicas de codificación los grupos de bits pueden
hacerse que representen no solamente números binarios sino también otros
símbolos discretos cualesquiera, tales como dígitos decimales o letras de
alfabeto. Utilizando arreglos binarios y diversas técnicas de codificación, los
dígitos binarios o grupos de bits pueden utilizarse para desarrollar conjuntos
completos de instrucciones para realizar diversos tipos de cálculos.

La información binaria se representa en un sistema digital por cantidades

físicas denominadas señales, Las señales eléctricas tales como voltajes
existen a través del sistema digital en cualquiera de dos valores
reconocibles y representan una variable binaria igual a 1 o 0. Por ejemplo,
un sistema digital particular puede emplear una señal de 3 volts para
representar el binario "1" y 0.5 volts para el binario "0". La siguiente
ilustración muestra un ejemplo de una señal binaria.

 Tipos de Compuertas:
1. Compuerta And :
Cada compuerta tiene dos variables de entrada designadas por
A y B y una salida binaria designada por x. La compuerta AND
produce la multiplicación lógica AND: esto es: la salida es 1 si
la entrada A y la entrada B están ambas en el binario 1: de otra
manera, la salida es 0. Estas condiciones también son
especificadas en la tabla de verdad para la compuerta AND. La
tabla muestra que la salida x es 1 solamente cuando ambas
entradas A y B están en 1. El símbolo de operación algebraico
de la función AND es el mismo que el símbolo de la
multiplicación de la aritmética ordinaria. Las compuertas AND
pueden tener más de dos entradas y por definición, la salida es
1 si todas las entradas son 1.

a b c
0 0 0
0 1 0
1 0 0
1 1 1
2. Compuerta Or:
La compuerta OR produce la función sumadora, esto es, la
salida es 1 si la entrada A o la entrada B o ambas entradas son
1; de otra manera, la salida es 0. El símbolo algebraico de la
función OR (+), es igual a la operación de aritmética de suma.
Las compuertas OR pueden tener más de dos entradas y por
definición la salida es 1 si cualquier entrada es 1.

a b y
0 0 0
0 1 1
1 0 1
1 1 1

3. Compuerta Not :
El circuito NOT es un inversor que invierte el nivel lógico de
una señal binaria. Produce el NOT, o función complementaria.
El símbolo algebraico utilizado para el complemento es una
barra sobra el símbolo de la variable binaria.
Si la variable binaria posee un valor 0, la compuerta NOT
cambia su estado al valor 1 y viceversa. El círculo pequeño en
la salida de un símbolo gráfico de un inversor designa un
inversor lógico. Es decir cambia los valores binarios 1 a 0 y
viceversa.

a x
0 1
1 1

4. Compuerta Nand
Es el complemento de la función AND, como se indica por el
símbolo gráfico, que consiste en una compuerta AND seguida
por un pequeño círculo (quiere decir que invierte la señal). La
designación NAND se deriva de la abreviación NOT - AND. Una
designación más adecuada habría sido AND invertido puesto
que es la función AND la que se ha invertido. Las compuertas
NAND pueden tener más de dos entradas, y la salida es
siempre el complemento de la función AND.

a b y
0 0 1
0 1 1
1 0 1
1 1 0
5. Compuerta Nor

La compuerta NOR es el complemento de la compuerta OR y

utiliza el símbolo de la compuerta OR seguido de un círculo
pequeño (quiere decir que invierte la señal). Las compuertas
NOR pueden tener más de dos entradas, y la salida es siempre
el complemento de la función OR.

a b y
0 0 1
0 1 0
1 0 0
1 1 0

6. Compuerta x-or:
La puerta XOR, compuerta XOR u OR exclusiva es una puerta
lógica digital que implementa el o exclusivo; es decir, una
salida verdadera (1/HIGH) resulta si una, y solo una de las
entradas a la puerta es verdadera. Si ambas entradas son
falsas (0/LOW) o ambas son verdaderas, resulta en una salida
falsa. La XOR representa la función de la desigualdad, es decir,
la salida es verdadera si las entradas no son iguales, de otro
modo el resultado es falso. Una manera de recordar XOR es
"uno o el otro, pero no ambos".

a b y
0 0 0
0 1 1
1 0 1
1 1 0
TABLA DE VERDAD:

La tabla de verdad es un intrumento utilizado para la simplificación

de circuitos digitales a través de su ecuación booleana.

Todas las tablas de verdad funcionan de la misma manera sin importar la

cantidad decolumnas que tenga y todas tienen siempre una columna de
salida (la última columna a la derecha) que representa el resultado de todas
las posibles combinaciones de las entradas.

El número total de columnas en una tabla de verdad es la suma de las

entradas que hay + 1 (la columna de la salida).

Columnas(Entr Columnas
ada) (Salidas)
Entrada(Interru Salida(Lampara)
ptor)
Abierto Apagado
Cerrado Encendido
El número de filas de la tabla de verdad es la cantidad de combinaciones
que se pueden lograr con las entradas y es igual a 2 n, donde n es el número
de columnas de la tabla de verdad (sin tomar en cuenta la columna de
salida)

Ejemplo: en la siguiente tabla de verdad hay 3 columnas de entrada,

entonces habrán: 23 = 8 combinaciones (8 filas)

0 0 0 X
0 0 1 X
0 1 0 X
0 1 1 X
1 0 0 X
1 0 1 X
1 1 0 X
1 1 1 X

Un circuito con 3 interruptores de entrada (con estados binarios "0" o "1"),

tendrá 8 posibles combinaciones. Siendo el resultado(la columna salida)
determinado por el estado de losinterruptores de entrada.Los circuitos
lógicos son básicamente un arreglo de interruptores, conocidos como
"compuertas lógicas" (compuertasAND, NAND, OR, NOR, NOT, etc.).
Cada compuerta lógica tiene su tabla de verdad.Si pudiéramos ver con más
detalle la construcción de las "compuertas lógicas", veríamos que son
circuitos constituidos por transistores, resistencias, diodos, etc., conectados
de manera que se obtienen salidas específicas para entradas específicas La
utilización extendida de las compuertas lógicas, simplifica el diseño y
análisis de circuitos complejos. La tecnología moderna actual permite la
construcción de circuitos integrados (ICs) que se componen de miles (o
millones) decompuertas lógica.

MAPA DE KARNAUGH

Un mapa de Karnaugh es una representación gráfica de una función

lógica a partir de una tabla de verdad. El número de celdas del mapa
es igual al número de combinaciones que se pueden obtener con las
variables de entrada. Los mapas se pueden utilizar para 2, 3, 4 y 5
variables.

o Mapa de Karnaugh empleando Suma de Productos (SDP)

La simplificación de expresiones lógicas mediante el mapa de

Karnaugh utiliza un método gráfico basado en la Suma de
Productos.

Mapa de Karnaugh de tres variables

El mapa de Karnaugh se construye a partir de la tabla de

verdad de la función lógica. El mapa por medio de una matriz
de 8 celdas, representa los ocho mintérminos posibles que se
pueden obtener con tres variables, en un arreglo de una matriz
de 2x4. Por tanto, la primera fila contiene el primer valor
posible ("0") y la segunda fila el valor ("1"). Las
variables 2 y 3 se agrupan por columna y se distribuyen en las
cuatro columnas de acuerdo a las combinaciones posibles para
obtener los mintérminos requeridos. Sus valores
son 00, 01, 10 y 11. Por ejemplo, la celda m2 corresponde al
mintérmino2, ubicado en la fila 0 y la columna 10. La unión de
estos dos números da el número 010, cuyo equivalente es el
término A’·B·C’ ó el decimal 2. La tabla 2.4.1. muestra el mapa
de Karnaugh para 3 variables
La característica de ordenamiento de un mapa de Karnaugh
radica en el cambio de un solo bit en los términos de las celdas
adyacentes de filas y columnas. En la tabla 2.4.1. las
entradas BC se colocan secuencialmente, cambiando cada vez
una sola variable, por eso resulta el orden: 00, 01, 11 y 10. En
la interactividad 2.4.1., la pulsación de cada cuadro activa el
mintérmino correspondiente.

Por ejemplo, la variable C está negada en m4 y m5 no lo

está, mientras que A y B no cambia. Las celdas de los bordes
superior e inferior e izquierdo y derecho también cumplen esta
condición al agruparlas unas a otras. En el teorema 12 de la
lección 1, se demuestra que la suma de los términos mínimos
en celdas adyacentes puede ser simplificada en un término
AND de dos literales. Por consiguiente, aplicando el teorema
para los términos m4 y m5 del mapa se tiene:

m4 + m5 = A·B’·C’ + A·B’·C = A·B’·(C’+C) = A·B

Los términos m4 y m6 se pueden asociar de la misma forma:

m4 + m6 = A·B’·C’ + A·B·C’ = A·C’·(B’+B) = A·C’

Después de situar los unos en el mapa, se procede con la

agrupación de 1s, la determinación del término producto
correspondiente a cada grupo y la suma de los términos
producto obtenido. La determinación del término producto se
realiza de acuerdo los siguientes criterios:
1. Una celda representa un mintérmino, dando como resultado
un término de cuatro literales.

2. Dos celdas agrupadas pueden representar la asociación de

dos mintérminos, dando como resultado un término de dos
literales.

3. Cuatro celdas agrupadas pueden representar la asociación

de cuatro mintérminos, dando como resultado un término de
un literal.

4. Ocho celdas agrupadas representan un valor de función igual

a 1.

Mapa de Karnaugh de cuatro variables

La construcción de un mapa de Karnaugh de 4 variables es

similar al de 3 variables. La diferencia radica en el número de
variables de entrada. El mapa por medio de una matriz de 16
celdas, representa los 16 mintérminos posibles que se pueden
obtener con cuatro variables de entrada, en un arreglo de 4 x
4. La disposición de celdas en el mapa se muestra en la tabla
2.4.3.
 SUMADOR DE 4 BITS
A B Co S
0 0 0 0 0
1 0 1 0 1
Una tabla de 2 1 0 0 verdad como ya lo
1
hemos 3 1 1 1 mencionado,
0 es
una tabla que despliega el valor
de verdad de una proposicion compuesta, para cada combinacion de
valores de verdad que se pu eda asignar a sus componentes.

A continuacion mostramos la tabla de verdad para un sumador

binario de 1 bits y lo mismo para un sumador binario de 4 bits.

Analizamos la siguiente tabla, es un sumador de un bit, observamos

que existira acarreo cuando se sume:1+1.

Nota: El Co : es el acarreo de salida, metematicamente: es lo que

llevamos, este llevado se ira al segundo bit y entrara llamado: Cin =
Ci. Asi sucesivamente, en esta tabla veremos:

Cin A B Co Z
0 0 0 0 0 0
1 0 0 1 0 1
2 0 1 0 0 1
3 0 1 1 1 0
4 1 0 0 0 1
5 1 0 1 1 0
6 1 1 0 1 0
7 1 1 1 1 1
Nota: El Cin: fue el acarreo del primer bit, ahora en esta tabla hay un
nuevo Co= Cout; este nuevo Co vendra a ser lo que llevamos para el
3 bits y asi sucesivamente

Ahora utilizando Mapa de Karnaugh para la segunda tabla, hallaremos

logicamente el equivalenet de Co, Cin y Salida; cabe mencionar que
es utilizado para la simplificacion y diseño de ecuaciones de algebra
booleana:

Mapa de Karnaugh para hallar Co:

Ci/ 00 01 11 10
AB
0 1
1 1 1 1
Co= A.B+Ci.B+Ci.A

Co= AB + Ci(A©B)

Mapa de Karnaugh para hallar Z:

Ci/ 00 01 11 10
AB
0 1 1
1 1 1

Z= A´B´Ci + A´BCi´+ABCi +AB´Ci

Z=Ci(A©B) + Ci(A©B)

Z= Ci©A©B

Con todo esto hacemos su diagrama, en este caso utilizaremos el

programa Proteus:
Simulamos en Isis, este sumador de 1 bit:

Probamos que si nos funciona:1+0=1 (prende el led)

Ahora analizando, como la suma de cada bits tendra el mismo

sistema y que solo se sumara el acarreo que se lleva, tendriamos este
sistema para un sumador de 4 bits:

A3 Cout
SUMADO
B3
R 3
S3
COMPLET
Cin O

A2 SUMADO Cout
B2 2S2
R
COMPLET
Cin
O

2
CONCLUSIONES
Con el presente informe se logró demostrar el funcionamiento de un
sumador completo y su complemento para asi poder realizar
operaciones de sumas y la diferencia del sumador. Se puede decir
muy ciertamente que los sumadores son la base de las computadoras
ya que se pudo observar la etapas y como transmiten sus datos en
distintos estados para varias secuencias de activación, además
aprendimos a demostrar las características operativas y el
funcionamiento de la ALU (unidad aritmética lógica) que como su
nombre lo indica es la unidad encargada de realizar todas las
operaciones aritméticas y lógicas (+, -, AND, OR, etc)

Determinamos el funcionamiento del circuito obtenido por Karnaugh y

observamos que es un sumador completo de 4 bits que nos permite
realizar sumas de hasta 4 bits y si uno quiere también se puede
realizar restas activando un complementador que es el que
complementa la operación de suma. Mediante el programa Proteus y
en el Protoboard conseguimos demostrar los circuitos propuestos en
la guía claro que añadiéndole algunos dispositivos como drivers,
resistencias, etc.