0% encontró este documento útil (0 votos)
12 vistas3 páginas

Reporte Copmuertas VHDL DD

Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
12 vistas3 páginas

Reporte Copmuertas VHDL DD

Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
Está en la página 1/ 3

1

Manejo del FPGA para compuertas


lógicas
(28 Octubre 2024)

Rodríguez González Giovanni Alexis, Chairez López José Emiliano


Unidad Profesional Interdisciplinaria de Ingeniería Campus Zacatecas

la cual está diseñada para explorar diferentes aspectos del uso


Resumen— Esta práctica explora la implementación y simulación y el entendimiento tanto del desarrollo ISE creando un
de compuertas lógicas mediante el desarrollo en ISE (software de proyecto VHDL que tenga la función de las compuertas AND,
diseño para FPGA) y VHDL (lenguaje de descripción de hardware). OR, NOT, NAND, NOR, Y XOR, tanto desde una perspectiva
El objetivo es familiarizarse con la creación de circuitos lógicos
programables para compuertas lógicas. Se detallan los procesos clave
física mediante el uso de una placa FPGA, como desde un
como la creación del proyecto, edición y compilación del código, enfoque simulado en el programa ISE.
simulación del comportamiento mediante la tabla de verdad y
A. Implementación Compuertas
asignación de pines físicos. Sin embargo, por cuestiones de tiempo no
se pudo implementar en el FPGA Spartan 3E, lo cual es importante Primeramente, se instaló el software ISE, para esto se
recalcar. requirió el uso de una máquina virtual. Ya con el programa
instalado se procede al desarrollo de la práctica.
Palabras clave— ISE Project Navigator, compuertas lógicas,
hardware lógico, FPGA Spartan 3E.
Primero se debe crear un nuevo archivo donde se trabajará
el uso de la compuerta AND, para esto se crea el archivo con
I. NOMENCLATURA el nombre “compuertaAND”.
Una vez el archivo creado, se selecciona la FPGA a usar,
Siglas y abreviaturas: en este caso se utilizó la Spartan 3E como se muestra a
1) FPGA: (Field-Programmable Gate Array, un continuación.
dispositivo digital configurable)
2) VHDL: (VHSIC Hardware Description Language,
lenguaje para describir circuitos lógicos)
3) ISE (Integrated Software Environment, software de
Desarrollo de Xilinx)
4) ISim: Herramienta de simulación en ISE para validar
el comportamiento lógico de circuitos lógicos.

II. INTRODUCCIÓN
En el diseño de sistemas digitales, las compuertas lógicas
son herramientas sumamente importantes que permiten la
implementación de operaciones básicas dentro del circuitos
lógicos programables. Este concepto es esencial en la
programación de dispositivos como los FPGA (Field-
Programmable Gate Array), que son circuitos integrados
reconfigurables ampliamente utilizados para el desarrollo de
prototipos y aplicaciones de hardware digital. Figure 1. Creación del Proyecto en ISE.
La práctica elaborada, se enfoca en la creación y estudiados y adquirir habilidades prácticas en la medición y
simulación de compuertas lógicas utilizando lenguaje VHDL análisis de circuitos
en el entorno ISE. Esta actividad abarca desde la creación de Tras la creación se procede a la inicialización de las
un proyecto ISE hasta la simulación de ISim para verificar el variables en este caso necesitaremos las variables:
comportamiento del circuito en función de la tabla de verdad.  A: sería una variable de entrada.
A pesar del código realizado y la teoría detrás de la
 B: sería una variable de entrada.
implementación, la implementación lógica en el hardware no
pudo completarse de manera satisfactoria.  ComAnd; sería una variable de salida.

III. DESARROLLO
En la actual sección del artículo se desarrollará la práctica,
2

Figure 2. Asignación de variables de entrada y salida.


3

Tras laen
variables A:
B: creacion
este
sería
ComAnd; caso
una se procede
necesitaremos
variable
sería una a las
de entrada ladevariables:
inicialización de las
Tras la
usar la creacion
definen
variables elpalabra sesereservada
comportamiento
como procede
muestra ade lavariable
aANDlaestructura
compuerta.
y el uso
continuacion.
salida
delPara
codigo
estodonde
correcto hay se
de que
las
Ya
la con la
compuerta
introduciran
variables funcion
para
ycada
B.la una
Asiguiente estructurada
esto se crea se
el
de las entradas procede
archivo a
Test
posibles la simulacion
Bench donde
estolausando de
se
las
Se procede
arrojaria
Se puede el a
comprobar simulacion
grafico.
que de
efectivamente la compuerta cual
el funcionamiento nos
de
la compuerta
activa cuando es correcta
ambas yamas
entradas qieesque
la compuerta AND
en el solo se
practicas
Con
para laesto
Constrains
Ahora
anteriores.
simulacion
conse las
File, no queda
necesitara
donde crear
se asignaran
anteriores lineas el1,los
lacomo
dearchivo
yaImplementation
ejecucion
switches.
codigo
estudiamos
FPGA,
se asignanenlos
en
puertos
En
FPGA, de
seguida
paraentrada
no
esto y salida.
quedaria
se que mas
generaria que la
elelarchivo implementacion
.bit dando click la
en
“Generate
No quedaria
deberá estar
interruptor Programming
mas
deconectada
encendido File”
cargar
por . posición
USB
en“Manage
la aarchivo enAhora
el FPGA,
suConfiguration
computadora
ON. coneste
déProject
dobleel
click sobre
(iMPACT)”. la opción

IV. CONCLUSIONES
La práctica permitió familiarizarse con el lenguaje VHDL
mediante la implementación de diversas compuertas lógicas,
lo que facilitó la repetición del proceso y consolidó tanto los
conocimientos teóricos como prácticos en el entorno de
desarrollo ISE. La simulación de cada compuerta en ISim
demostró la correcta implementación de la lógica de cada
circuito.
Aunque no se logró completar la implementación en
hardware debido a limitaciones de tiempo, el ejercicio brindó
un acercamiento práctico a las herramientas y técnicas de
programación en dispositivos lógicos programables,
resaltando la importancia de la simulación y verificación antes
de aplicar el diseño en hardware. Cabe mencionar que, a pesar
de esta omisión, el docente permitió concluir la práctica
satisfactoriamente.

REFERENCIAS
[1] F. Pardo y J. A. Boluda, VHDL Lenguaje Para Sintesis y Modelado de
Circ./CD. Alfaomega Grupo Ed., 2000.Hassan, M.
(2013). Fundamentals of Digital Logic Design with VHDL.
INNOVATE LLC.
[2] Sistemas Digitales Analógicos. (1986). Marcombo.
[3] T. Instruments, FPGA applications handbook. [USA]: Texas Instrum.,
1994.
[4] REAL, J. V. D. (2017). Circuitos lógicos digitales. Marcombo.

También podría gustarte