Lógica Digital – Memorias

ARQUITECTURA DE COMPUTADORES
Circuitos
combinacionales

Aplicaciones de multiplexor-demultiplexor para

la transferencia de información entre buses y
registros
Un bus es un conjunto de conductores que permiten
relacionar registros que actúan de emisores o de
receptores de bits. En este caso se indica que los
registros están asociados “a un bus común o bus único”.

Cada multiplexor habilita el paso de una señal sobre el

bus comandado por la dirección en sus entradas de M/D
selección. Así: A = 1 y B = 1 indican que D3 es la
línea de entrada seleccionada para salir por F.
La linea M/D permite la transferencia de Registro a Bus
si M/D = 0 ó de Bus a Registro si M/D = 1.

ARQUITECTURA DE COMPUTADORES
Circuitos combinacionales
Memorias ROM (memorias de sólo de lectura)

El arreglo de compuertas AND-OR, programado de esta manera, es un ejemplo simple de memoria ROM
(Read Only Memory). Desde el punto de vista de los circuitos lógicos, forma parte de los dispositivos de
lógica programable y se caracterizan por tener conexiones fijas en el arreglo de compuertas AND y
conexiones programables en el arreglo de compuertas OR.

Una vez establecida la combinación binaria de las salidas, éstas se mantienen inalterables.

ARQUITECTURA DE COMPUTADORES
 Circuitos combinacionales
Memorias sólo de lectura
Diagrama de lógica de una ROM sin programar

Una memoria ROM no es más que otra forma de

representar los minitérminos para cada función de A
variables; así, en el diagrama siguiente se representan
las ocho combinaciones posibles de tres variables (a, b y
c) como enlaces fijos en una red AND que, acoplada a
una red OR, podrá “programarse” para cada una de las
dos funciones de salida F0 y F1

La arquitectura de una Memoria ROM por lo tanto está

conformada por un Decodificador y una Matriz,
denominada Matriz O.

ARQUITECTURA DE COMPUTADORES
 Circuitos combinacionales
Otro tipo de Memorias sólo de lectura
Dispositivos tipo PAL

En una nueva categoría de dispositivos de lógica

programable, se encuentran los denominados PAL
(Programable Array Logic), más flexibles y rentables que
las típicas ROM. Su función es similar a la de la ROM,
pero en este caso se invierten los papeles de las redes
ANDOR. La red AND es programable y la OR es fija. El
diagrama para el ejemplo anterior puede ser:

ARQUITECTURA DE COMPUTADORES
 Circuitos combinacionales
Otro tipo de Memorias sólo de lectura
Dispositivos tipo PLA o F-PLA (field-PLA)

Los dispositivos tipo F-PLA (field = campo)

constituyen otra categoría de los
dispositivos de lógica programable, y tienen
aún mayor flexibilidad, dado que ambas
redes son programables.
Diagrama de lógica para un PLA no
programado, esta vez de tres entradas y tres
salidas: F0, F1 y F2.

ARQUITECTURA DE COMPUTADORES
0 1 1 0
Dirección Memoria Principal
A3 A2 A1 A0
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
1 0 1 1 0
X X X X 0 1 0 1 1 0 0 1
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

Contenido

ARQUITECTURA DE COMPUTADORES
 Circuitos combinacionales
Memorias sólo de lectura
Distribución de líneas en una memoria de sólo lectura
• La distribución de una memoria forma una matriz de M x N bits (M direcciones de N bits cada una).
• El bus de direcciones tiene A líneas, tal que 2A = M.
• El bus de datos tiene N líneas para transferir los N bits leídos.
• El bus de control tiene una línea que habilita el chip y normalmente se denomina CS (Chip Select).
• En cualquiera de los ROM, la red AND es inalterable y la red OR es programable.
D
e
c
o
A d
i Matriz O
Diagrama de bloque de cualquiera Entradas f
i MxN
c
de las memorias de sólo lectura. a
d
o
r

M Entradas a la Matriz O N Salidas

ARQUITECTURA DE COMPUTADORES
Circuitos combinacionales FAMILIAS DE
MEMORIA ROM:

Matriz M x N
ROM: Memorias de solo lectura
Fueron las primeras en fabricarse, se debía hacer una
D
mascara con la información que se quería grabar y solo era ROM Dir
E
C
conveniente si la cantidad de memorias fabricada justificaba su O.
costo.
M = 2n n: lineas
PROM = Programmable ROM. de direcciones N salidas
Es aquella Memoria que es su estado original contiene
en todas sus locaciones contenidos de unos (1), de forma tal que
D
permite ser grabada una vez, mediante un grabador de PROM, E
PROM Dir
quedando los datos grabados en forma permanente y luego C
O.
cumpliendo la función de una memoria ROM. Debido al consepto
de que las uniones son fusibles, una vez quemados no pueden
volver a grabarce.

ARQUITECTURA DE COMPUTADORES
Circuitos combinacionales FAMILIAS DE
MEMORIA ROM:

EPROM = Erasable Programamble ROM

Con el avance de la tecnología y para evitar tener que tirar las Matriz M x N
PROM, se fabricaron las memorias EPROM
La misma permite ser borrada a través de luz ultravioleta para D

convertirse en una PROM y poder volver a ser grabada. Luego su EPROM Dir E
C
O.
funcionamiento es el de la memoria ROM.
Se basa en la tecnología de los transistores MOS-FET los cuales M = 2n n: lineas
funcionan como un conductor cuando no esta grabado y como un de direcciones N salidas
fusible quemado (circuito abierto) cuando el mismo fue grabado,
la diferencia es que este se puede reconstituir mediante el D
empleo de luz ultravioleta EEPROM Dir E
C
EEPROM = Electrically Erasable Programmable ROM O.

A diferencia de la EPROM, la misma puede ser borrada y

reprogramada eléctricamente.

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura
Distribución de líneas en una memoria de lectura / escritura
• La distribución de una memoria forma una matriz de M x N bits (M direcciones de N bits cada una),
donde para almacenar cada bit se utiliza un Flip Flop. Es decir que tendrá tantos Flip –Flops como bit
almacene la memoria.
• El bus de direcciones tiene p líneas, tal que 2p = M direcciones de las locaciones de Memoria
• El bus de datos tiene N líneas para transferir desde o hacia la memoria RAM los N bits leídos o a
escribir (almacenar).
• El bus de control tiene una línea que habilita el chip y normalmente se denomina CS (Chip Select).

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura

A diferencia de las memorias ROM

estas se dicen que son Volátiles
porque si se quedan sin energía
pierden la información almacenada

RAM significa Random Access

Memory (Memoria de acceso
aleatorio).

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura
Dentro de las memorias RAM las podremos clasificar en dos grandes grupos:
RAM Estáticas (SRAM). Basadas en biestables (Flip-Flop)
RAM Dinámicas. (DRAM). Basadas en almacenamiento energía potencial (acumulación de cargas en un capacitor)

Las diferencias son las siguientes:

 Las Memorias SRAM tienen una matriz en base a Flip Flop (Matriz de Flip-Flop), mientras que las DRAM su matriz
se basa en almacenamiento de los bits por efectos capacitivos. (Matriz Capacitiva)

 Las Memorias SRAM tienen un tiempo de acceso menor, es decir son mas rápidas que las DRAM
(aproximadamente 7 veces mas rápidas). DRAM aproximadamente 60 a 70 nanoseg y las SRAM aprox 10
nanoseg.

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura DRAM
El grafico de la derecha representa el esquema físico de un transistor MOS-
FET que es el elemento destinado a almacenar un bit en una memoria RAM
dinámica. La idea es entender como puede este elemento almacenar un bit
y el porque de la necesidad del refresco y los tiempos de funcionamiento.

Debido a sus conexiones físicas mediante contactos conductores en dos

placas paralelas, hace que aparezca una capacidad parásita que en este caso
es lo que empleamos para almacenar energía en forma potencial, 5 V es
decir un bit.

Por ser un único componente y tener una alca capacidad de integración,

esto ha permitido obtener circuitos integrados con una muy alta capacidad
de almacenamiento en un tamaño reducido.

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura DRAM (principio de funcionamiento)
Vamos a analizar en forma muy simple algunos conceptos físicos que nos
permiten entender el funcionamiento de esta memoria y sus características.
Rc representa todas las resistencias que hay en el circuito hasta el elemento
de almacenamiento CDG capacidad parasita del transistor; cuando llega un 1
lógico 5V el capacitor se carga con una constante de tiempo ζc = Rc.CDG que
normalmente es muy pequeña. Al transcurrir 5 veces este tiempo ya se ha
alcanzado el valor máximo de carga es decir 5V entonces estoy almacenando
un 1 lógico. Cuando desaparece el dato de entrada el capacitor comienza a
descargarse a través de la resistencia de perdidas Rd producto del
dieléctrico entre las dos placas que es un semiconductor y aunque esta
constante de tiempo ζd es muy grande ya que la Rd es muy grande, mucho
mayor que la Rc, la descarga existe y si el tiempo de almacenamiento es muy
grande nuestro 1 podría pasar a ser cero, es por ello que esta memoria
requiere refresco es decir cada tanto leerla y si tiene grabado un 1 volver a
escribirlo para alcanzar nuevamente el valor máximo.

ARQUITECTURA DE COMPUTADORES
 Memoria RAM
Memorias de lectura/escritura

 Las Memorias DRAM para una misma unidad de superficie almacenan mayor cantidad de bits que las SRAM. Esto
hace a su vez que por costo vs cantidad de almacenamiento y por su proceso de producción, sean mas baratas
que las SRAM.

 Las Memorias DRAM necesitan un circuito de refrezco (Circuito refresh) cuya función es realizar cada cierto
tiempo un barrido de toda la memoria “refrescando la información almacenada” dada la naturaleza de la matriz
capacitiva.

 La SRAM al no requerir del circuito de refresh, tiene menor consumo de energía.

 Las SRAM se pueden encontrar en la Memoria Caché y la DRAM en la Memoria Principal.

ARQUITECTURA DE COMPUTADORES