🌟🌟🌟博主主页:MuggleZero 🌟🌟🌟
《ARMv8架构初学者笔记》专栏地址:《ARMv8架构初学者笔记》
前文:
cache策略
一条存储器读写指令经过了取码、译码、发射和执行后,会先抵达LSU(加载队列和存储队列),LSU是连接cache和指令流水线的一个支点。然后到达L1 cache控制器,L1 cache控制器会进行probe操作。
如果是读操作,probe会发起cache读操作并带回数据;如果是写操作,需要准备好待写的cache line,然后probe会发起cache写操作,probe操作返回时会带回数据。
在写操作探测过程中,只有两个结果:写未命中(write miss)和写命中(write hit)。如果是写未命中,处理策略就是写分配(write allocate),即L1 cache控制器分配一个新的cache line,和获取的新数据进行合并,然后写入L1 cache中。如果是读未命中的话,则是读分配(read allocate)。
如果是写命中,则有以下两种写策略:
-
Write-Through
进行写操作时,数据同时写入当前cache和存储控制器中。这种策略降低了cache一致性的实现难度,但是消耗很大的总线带宽。
-
Write-Back
在进行写操作时,数据被写入了当前的cache,标记为脏,不会继续传递。当cache line被替换时,被改写的数据才会更新到下一级cache/存储器。有效减少了总线带宽,但是增加了cache一致性的设计难度。
欢迎关注我的个人微信公众号,一起交流学习嵌入式开发知识!
关注「求密勒实验室」