操作系统基础介绍——Linux系统之内存管理

一、什么是操作系统？

1.1 操作系统概念

操作系统（Operating System，OS）是一种系统软件，它管理计算机硬件和软件资源，并为用户和应用程序提供基本的服务。操作系统作为计算机系统的核心组件，起到了桥梁的作用，使得用户能够通过友好的界面与计算机进行交互，同时使得应用程序能够有效地利用计算机资源。

1. 基本功能

• 进程管理: 操作系统负责创建、调度和终止进程（正在执行的程序），并管理它们之间的资源分配和通信。

• 内存管理: 操作系统管理系统内存，负责分配和回收内存空间，确保各个进程能够安全地使用内存，并防止它们相互干扰。

• 文件系统管理: 操作系统提供文件管理系统，负责数据的存储、检索和保护。它管理文件的创建、删除、读取和写入等操作。

• 设备管理: 操作系统管理计算机硬件设备（如打印机、硬盘、网络设备等），通过设备驱动程序与硬件进行通信，确保设备的有效使用。

• 用户界面: 操作系统提供用户与计算机交互的接口，通常包括图形用户界面（GUI）和命令行界面（CLI）。

2. 分类

操作系统可以根据不同的标准进行分类：

• 按用户数量:

  • 单用户操作系统: 仅支持一个用户使用计算机（如 MS-DOS）。
  • 多用户操作系统: 支持多个用户同时使用计算机（如 UNIX、Linux）。

• 按处理方式:

  • 批处理操作系统: 处理批量作业，不需用户干预（如早期的主frame操作系统）。
  • 时间共享操作系统: 多个用户可以同时使用计算机，每个用户获得短时间的处理时间（如 UNIX）。

• 按实时性:

  • 实时操作系统: 对时间要求严格，能够在特定时间内响应外部事件（如嵌入式系统）。

3. 常见操作系统

一些常见的操作系统包括：

• Windows: 微软开发的操作系统，广泛用于个人电脑和服务器。
• macOS: 苹果公司开发的操作系统，专用于其Mac系列电脑。
• Linux: 开源的操作系统，广泛应用于服务器、嵌入式系统及桌面环境。
• Android: 基于Linux的操作系统，主要用于移动设备。
• iOS: 苹果公司开发的移动操作系统，专用于iPhone和iPad。

4. 重要性

操作系统在现代计算机系统中扮演着至关重要的角色。它直接影响到系统的性能、稳定性、安全性和用户体验。通过提供有效的资源管理和用户界面，操作系统使得复杂的计算机操作变得简单和高效，使用户和应用程序能够集中精力处理具体的问题，而不必担心底层的硬件细节。

1.2 Linux操作系统简介

Linux操作系统是一种开源的类Unix操作系统，它以其稳定性、安全性和灵活性而闻名。Linux最初由芬兰的计算机科学家林纳斯·托瓦尔兹（Linus Torvalds）于1991年开发，作为一个自由的类Unix操作系统内核。自那以后，Linux发展成为一个广泛使用的操作系统，支撑着从个人电脑到服务器，再到嵌入式设备的各种设备。

1. 特点

• 开源: Linux是开源软件，意味着任何人都可以查看、修改和分发其源代码。这使得社区能够快速修复漏洞和添加新功能。

• 多用户和多任务: Linux支持多个用户同时使用系统，能够高效地管理多个并发任务。

• 稳定性和安全性: Linux以其高度的稳定性和安全性著称，常用于服务器和高可靠性环境中。它的权限管理和用户审计系统能够有效防止未授权访问。

• 灵活性: Linux可以在多种硬件平台上运行，从个人电脑到超级计算机，甚至嵌入式设备。

• 支持多种文件系统: Linux支持多种文件系统，如ext4、Btrfs、XFS等，可以根据需求选择最合适的文件系统。

2. 结构

Linux操作系统的架构通常分为以下几个层次：

• 内核: Linux内核是系统的核心，负责管理硬件资源（如CPU、内存、I/O设备等），提供系统调用接口给应用程序。

• 系统库: 提供对内核功能的封装，应用程序通过这些库调用内核服务。

• 系统工具: 包括用于系统管理、网络配置、文件操作等的命令行工具和实用程序。

• 用户空间: 包含用户的应用程序和界面，比如图形用户界面（GUI）和命令行界面（CLI）。

3. 发行版

Linux有许多不同的发行版（Distro），每个发行版根据目标用户和用途有所不同。常见的Linux发行版包括：

• Ubuntu: 以易用性著称，适合初学者和桌面用户，广泛用于个人电脑和服务器。

• Fedora: 由红帽公司支持，专注于最新技术的开发，适合开发者和技术爱好者。

• Debian: 以稳定著称，适合服务器和生产环境，许多其他发行版（如Ubuntu）基于Debian。

• CentOS: 基于红帽企业Linux（RHEL），用于服务器和企业环境，重视稳定性。

• Arch Linux: 针对高级用户，提供自定义和极简主义的安装选项。

4. 应用领域

• 服务器: Linux是全球使用最广泛的服务器操作系统，广泛应用于Web服务器、数据库服务器和文件服务器等领域。

• 嵌入式系统: 由于其灵活性和可定制性，Linux被广泛应用于嵌入式设备，如路由器、智能家居设备、汽车等。

• 桌面计算: 尽管Windows和macOS在桌面领域占据主导地位，但Linux的桌面发行版也逐渐受到关注，尤其是开发者和技术爱好者中。

• 超级计算: 许多世界上最快的超级计算机都运行Linux，因其稳定性和对高性能计算的支持非常出色。

5. 社区与支持

Linux有着强大的社区支持，用户可以通过论坛、邮件列表和文档获得帮助和支持。同时，许多公司也提供商业支持和服务，如红帽、Canonical等。

Linux操作系统因其开源特性、稳定性和灵活性而受到广泛欢迎。无论是在个人计算机、企业服务器还是嵌入式系统，Linux都扮演着重要的角色。随着技术的不断发展，Linux的影响力和应用范围仍在不断扩大。

二、Linux系统之内存管理-基于ARMv8

2.1 CPU与内存数据通路

在计算机系统中，CPU与内存之间的高效通信至关重要。对于ARMv8架构而言，采用多级Cache存储系统是优化性能的重要策略。

1. 内存与CPU通信的重要性

• 传输速率与延迟: 内存的访问速度通常比CPU的运行速度要慢，因此需要高效的通信机制来减少访问延迟。
• “Smaller is faster”原则: 这条原则表明，越小的内存块通常能提供更快的访问速度。大容量内存虽然能存储更多数据，但在访问时可能导致更高的延迟。

时间梯度：L1(1ns) < L2(3ns) < L3(10ns) < 主存(100ns)

数据流向：始终遵循 内存→L3→L2→L1 的加载顺序

2. 分级存储架构

分级存储架构通过引入Cache层来减小CPU和主内存之间的速度差异。通常，Cache分为多个级别（L1、L2、L3等），每个级别的存取速度和容量各不相同：

• L1 Cache:

  • 位置: 内置于CPU内部。
  • 速度: 访问速度最快，延迟最低。
  • 容量: 通常较小，一般在几KB到几十KB之间。
  • 作用: 存储频繁使用的数据和指令，以提高CPU的执行效率。

• L2 Cache:

  • 位置: 也可以内置于CPU中，或者与CPU紧密耦合。
  • 速度: 相对于L1稍慢，但仍然比主内存快得多。
  • 容量: 通常在几百KB到几MB之间。
  • 作用: 存储较少使用的数据，通过降低L1的缺失率来提高整体性能。

• L3 Cache:

  • 位置: 通常共享在多个CPU核心之间。
  • 速度: 相比L1和L2略慢。
  • 容量: 可以达到几MB到几十MB。
  • 作用: 进一步减少CPU对主内存的访问需求，提升多核心处理器的效率。

3. 数据访问流程

在访问数据时，CPU通常遵循以下步骤：

(1) 查询L1 Cache: CPU首先查看L1 Cache中是否存在所需的数据（称为Cache命中）。如果存在，数据直接返回，访问完成。

(2) 查询L2 Cache: 如果L1 Cache中未找到数据（称为Cache未命中），CPU接着查询L2 Cache。如果L2 Cache中找到数据，则将其传送到L1 Cache，并继续返回给CPU。

(3) 查询L3 Cache: 若L2 Cache仍未找到数据，CPU会继续查询L3 Cache。成功找到后，数据会被加载到L2 Cache，再进一步加载到L1 Cache。

(4) 主内存访问: 如果L3 Cache中也未找到数据，CPU将访问主内存。这一过程是最慢的。因此，频繁的主内存访问会显著影响性能。

(5) 数据加载与更新: 找到数据后，CPU可以将其加载到Cache中，同时更新Cache中的数据，确保一致性。

通过构建多级Cache架构，ARMv8等计算机体系结构能够有效地缓解CPU与内存之间的性能差距。利用L1、L2和L3 Cache，可以实现快速的数据访问，从而优化整体计算性能。在设计和实施存储系统时，平衡存储容量和传输延迟是至关重要的，这直接影响到计算机的性能表现。

将CPU程序中的虚拟地址转换为总线上的物理地址是现代计算机系统中内存管理的重要环节。这个过程涉及多个组件，通常包括内存管理单元（MMU）、页表和物理内存。以下是详细的步骤和相关概念。

2.2 虚拟地址到物理地址的转换概述

现代操作系统使用虚拟内存机制，允许每个进程拥有自己的独立的虚拟地址空间。

1. 转换过程

（1） 虚拟地址的结构

虚拟地址通常由两部分组成：

• 页号（Page Number）: 指示虚拟地址空间中的具体页。
• 页内偏移（Offset）: 指定在该页中的具体位置。

假设页大小为 (2^{n}) 字节，那么页内偏移的位数为 (n)，页号的位数是虚拟地址总位数减去页内偏移位数。

（2） 使用页表进行转换

虚拟地址转换为物理地址的基本步骤如下：

提取虚拟页号和页内偏移:

• 假设虚拟地址为 VA，可以通过位操作提取相关部分：
  • 页内偏移 = VA & (页大小 - 1)
  • 页号 = VA >> n, 其中 (n) 是页内偏移的位数。

查找页表:

• 每个进程都有一个页表，记录虚拟页号到物理帧号的映射关系。MMU使用虚拟页号在页表中查找相应的物理帧号（PFN）。
• 如果页表中没有对应的映射，系统将触发缺页异常（Page Fault），并将缺失的页从磁盘加载到物理内存中。

构建物理地址:

• 一旦找到物理帧号（PFN），可以构建物理地址（PA）：
  • 物理地址 = (PFN << n | 页内偏移)

2. 总线上的物理地址

完成上述步骤后，生成的物理地址可以通过系统总线发送到内存。

（1） 地址总线: CPU将物理地址放置在地址总线上，指定要访问的内存位置。

（2） 数据总线: 根据访问的类型（读或写），CPU将数据通过数据总线发送到内存或从内存读取。

（3） 控制信号: CPU还会发出控制信号，指示是执行读取操作还是写入操作，确保内存控制器能够正确响应。

3. 示例

假设系统使用 4KB 页大小，虚拟地址为 0x12345678。

（1）提取虚拟页号和页内偏移：

• 页内偏移 = 0x12345678 & 0x00000FFF = 0x678（偏移）
• 页号 = 0x12345678 >> 12 = 0x12345（页号）

（2） 查找页表：

• 假设页表查询结果显示 0x12345 映射到物理帧号 0xA1B2C。

（3） 构建物理地址：

• 物理地址 = 0xA1B2C << 12 | 0x678 = 0xA1B2C678。

（4） 通过总线访问内存：

• CPU将 0xA1B2C678 放在地址总线上，发出读/写信号，然后通过数据总线进行数据传输。

将虚拟地址转换为总线上的物理地址是一个多步骤的过程，涉及虚拟地址的分解、页表查找和物理地址的构建。通过内存管理单元（MMU）和操作系统的帮助，现代计算机系统能够高效且安全地管理内存，支持每个进程独立运行。

2.3 CPU与内存数据一致性

1. CPU与内存数据一致性

在多核CPU系统中，数据一致性是一个重要的设计考量。数据一致性确保在一个核心对数据进行修改后，其他核心能够看到这种修改，避免由于缓存机制带来的数据不一致性问题。为了实现数据一致性，通常采用缓存一致性协议（例如MESI协议），这些协议确保了所有处理器的缓存和主内存之间的数据一致性。

2. 多核CPU内存拓扑设计

内存拓扑设计是多核CPU架构中关键的一部分，涉及如何组织和连接多个处理器核心及其各自的缓存和内存。常见的内存拓扑包括POU（Processor Owned Unit）和POC（Processor Order Unit）设计拓扑。

（1） POU设计拓扑

• 定义: 在POU设计中，每个CPU核心拥有独立的指令Cache（IC）和数据Cache（DC），而L2 Cache是针对同一CPU集群共享的。所有CPU核心共享一个存储点（例如，TTW - Tag Table Word）的数据。

• 特征:

  • 每个CPU核心的L1 Cache（IC和DC）是私有的，因此每个核心在处理数据时不会直接影响其他核心的缓存。
  • L2 Cache作为共享级别，提供更高的命中率，并减小了从主存访问的次数。
  • POU设计适用于对数据一致性要求较高的应用场景，因为共享的L2 Cache可以有效地协调各核心之间的数据访问。

• 优点:

  • 减少了核心之间的缓存一致性开销。
  • 提高了局部性，增强了内存访问的效率。

• 缺点:

  • 如果多个核心频繁访问同一L2 Cache，可能会导致竞争和延迟。

POU拓扑特征：

核心私有层： 每个CPU核心独占L1指令缓存(IC)和数据缓存(DC)

箭头表示核心访问路径：L1 IC → L1 DC → Shared L2

共享中间层： 同一集群内所有核心共享L2缓存

共享的TTW（Tag Table Word）作为一致性控制点

内存连接： L2缓存通过TTW连接主内存

数据流向：Main Memory → TTW → L2 → L1

（2） POC设计拓扑

• 定义: 在POC设计中，所有CPU核心的指令Cache和数据Cache共享一个存储点，且不同CPU集群拥有各自的L2 Cache。不同的CPU集群之间的共同存储点是主内存。

• 特征:

  • 所有核心共享的L1 Cache，意味着缓存的内容在所有核心之间是一致的，具有更高的数据一致性。
  • 每个CPU集群独立有自己的L2 Cache，减少了核心之间的冲突。
  • 主内存被作为统一的数据存储解决方案，确保所有核心能够访问。

• 优点:

  • 由于所有核心共享L1 Cache，数据一致性得到了极大的提升。
  • 适合需要高一致性要求的多线程应用。

• 缺点:

  • 可能会导致较高的缓存一致性开销，因为所有核心的L1 Cache需要保持一致。
  • 在高负载下，可能会出现性能瓶颈。

POC拓扑特征：

全局共享层：

• 所有CPU核心共享统一的L1缓存池
• 中央TTW作为全局一致性控制点

集群私有层：

• 每个CPU集群拥有独立的L2缓存
• 数据流向：Core → Shared L1 → Private L2

内存连接：

• 主内存通过TTW连接所有L2缓存
• 跨集群访问路径：Cluster1 → TTW → Cluster2

3. 拓扑对比表

特性	POU设计	POC设计
L1缓存归属	核心私有	全局共享
L2缓存归属	集群共享	集群私有
一致性控制点	TTW在L2层级	中央TTW全局控制
最佳适用场景	数据局部性强的任务	高一致性要求的并行任务
延迟特征	核心间延迟低，集群间延迟中等	集群内延迟低，跨集群延迟高
典型瓶颈	L2共享带宽竞争	中央TTW访问竞争

关键设计差异：
POU拓扑优先保证核心独立性（适合任务隔离型负载），POC拓扑优先保证数据一致性（适合紧密协作型负载）。现代CPU（如AMD Zen系列）常采用混合设计：L1核心私有 + L2集群共享 + 全局L3共享，兼具两种拓扑优势。

在多核CPU架构中，内存拓扑设计（POU与POC）对于提高系统性能和保证数据一致性至关重要。POU设计适合需要高性能的应用，而POC设计则更关注数据一致性。选择合适的内存拓扑取决于具体应用场景的需求，例如计算密集型任务、并行处理等。设计者需要权衡各个方案的优缺点，以实现最优的系统性能和数据一致性。

2.4 地址空间

在多处理器架构中，地址空间是指整个系统可以寻址的内存范围。对于ARM架构，尤其是ARMv8，其地址空间的设计和配置具有重要的意义。

1. ARMv8地址空间概述

ARMv8架构支持的最大地址空间为48位，这意味着系统可以寻址的物理内存范围可达 2^48字节（即256TB）。在实际使用中，主流的Linux系统通常配置为48位地址空间，也可以根据需要配置为39位等。

2. 地址类型及其支持位宽

（1）PA (Physical Address):

• 最大支持位宽: 48位
• 描述: 物理地址是直接指向系统物理内存的地址。在ARMv8中，物理地址通常为48位，允许访问大量内存空间。

（2）OA (Output Address):

• 最大支持位宽: 48位
• 描述: 输出地址是由系统输出的物理地址，通常用于内存映射 I/O 或其他硬件设备的访问。

（3）IA (Input Address):

• 最大支持位宽: 48位
• 描述: 输入地址是指从设备或外部系统接收的物理地址，用于数据输入和处理。

（4）IPA (Intermediate Physical Address):

• 最大支持位宽: 48位
• 描述: 中间物理地址是ARMv8的内存管理中的一个概念，通常用于虚拟地址与物理地址之间的转换。它可以在处理虚拟内存映射时使用，帮助在不同的地址空间之间进行转换。

（5）寄存器配置:

• ID_AA64MMFR0_ELx.PARange: 用于配置物理地址的范围。
• TCR_ELx.IPS: 用于指定输入地址的大小。
• TCR_ELx.TOSZ: 用于配置表空间和其他地址空间的大小。
• VTTBR_EL2.TOSZ: 用于虚拟地址到物理地址转换中的表空间大小设置。

地址类型	最大支持位宽	配置寄存器	相关控制字段	说明
OA (Output Address)	48 bit	无专用寄存器	由MMU自动处理	MMU转换后的最终输出地址
PA (Physical Address)	48 bit	ID_AA64MMFR0_EL1.PARange	TCR_ELx.IPS (物理地址位宽)	实际物理内存地址
IA (Input Address)	48 bit	TCR_ELx	TCR_ELx.T0SZ/TCR_ELx.T1SZ	MMU输入地址（虚拟地址）
IPA (Intermediate Physical Address)	48 bit	VTTBR_EL2	VTCR_EL2.T0SZ (Stage2转换位宽)	虚拟机物理地址（Hypervisor转换用）

3. ARMv8地址空间的使用

ARMv8架构的地址空间设计旨在支持高效的内存管理和虚拟化。通过合理配置地址空间，可以实现以下几点：

• 高效的内存访问: 通过支持大地址空间，系统可以高效地管理和访问大量物理内存。
• 虚拟内存支持: ARMv8支持虚拟内存技术，使得每个进程或线程可以有独立的虚拟地址空间，从而实现更高的安全性和稳定性。
• 内存隔离和保护: 利用不同类型的地址（如IPA和PA），系统可以实现内存的隔离和保护，确保进程之间不会互相干扰。

ARMv8的地址空间设计是其架构中的一个重要组成部分。支持48位的地址空间使得系统能够处理大规模的内存需求，同时通过不同类型的地址（PA、OA、IA、IPA等）提供灵活的内存管理能力。合理的寄存器配置和地址管理策略对于实现高效、安全的系统运行至关重要。

2.5 内存属性

在ARMv8架构中，内存地址类型的属性设置是确保系统高效和稳定运行的重要组成部分。不同的存储空间具有不同的访问特点，因此需要通过设置内存属性来区分和管理这些空间。

1. ARMv8内存地址类型属性

内存地址的属性主要包括以下几种：

（1）可缓存性 (Cacheability):

• 可缓存 (Cacheable): 该属性允许数据在CPU缓存中存储，以提高访问速度。内存分为不同的缓存类型：
  • 写回缓存 (Write-back): 更新数据首先写入缓存，后续再写回主存。
  • 写直达 (Write-through): 更新数据同时写入缓存和主存。
• 不可缓存 (Non-cacheable): 该属性下的内存访问不经过缓存，直接与主存交互，通常用于设备寄存器或实时数据处理。

（2） 访问权限 (Access Permissions):

• 读写 (Read/Write): 允许对内存区域进行读取和写入操作。
• 只读 (Read-Only): 仅允许读取该区域，不允许写入。
• 执行 (Executable): 该区域的内容可以被执行，主要用于代码段。

（3）内存类型 (Memory Type):

• 普通内存 (Normal Memory): 一般RAM，支持缓存和内存属性的设置。
• 设备内存 (Device Memory): 用于内存映射设备，不支持缓存机制，确保实时性。
• 共享内存 (Shared Memory): 支持多个处理器或核心之间的数据共享，通常用于多核系统中的同步和通信。

（4） 端序 (Endianness):

• 大端 (Big-endian): 数据的高位字节存储在低地址。
• 小端 (Little-endian): 数据的低位字节存储在低地址。

（5） 预取支持 (Prefetch Support):

• 支持预取指令的内存地址可以提前加载数据到缓存中，以加快数据访问速度。

2. 示例

在实际设置中，ARMv8允许通过特定的寄存器配置这些内存属性。例如，使用TTBR（Translation Table Base Register）和TCR（Translation Control Register）来配置不同地址空间的属性。

---

3. ARMv8内存地址类型属性分类表

属性类别	Normal Memory	Device Memory	说明
访问顺序性	支持乱序访问（Out-of-Order）	严格顺序访问（No reordering）	Device内存需保证操作顺序，如寄存器读写。
缓存支持	可配置（Cacheable/Non-Cacheable）	不可缓存（Non-Cacheable）	Device内存禁止缓存，避免数据不一致。
预取支持	支持预取（Speculative Fetch）	禁止预取（No Gather, No Speculative）	Device内存预取可能导致副作用（如触发硬件操作）。
共享性	可配置（Shareable/Non-Shareable）	通常为Shareable	Device内存需多核共享，如外设寄存器。
对齐要求	支持非对齐访问（Unaligned Access）	必须对齐（Aligned Access）	Device内存非对齐访问可能引发异常。
回写/直写	支持Write-Back或Write-Through	直写（Write-Through）	Device内存写入需立即生效。

---

4. 关键概念详解

（1）Normal Memory

• 用途：普通内存（如DRAM），性能优先。
• 典型配置：

  // MAIR_ELx寄存器配置示例（Linux内核风格）
  #define MT_NORMAL_CACHED   0x44  // Outer/Inner Write-Back
  #define MT_NORMAL_NC       0x04  // Non-Cacheable
  

（2） Device Memory

• 用途：外设寄存器（如GPIO、UART），可靠性优先。
• 子类型（通过MAIR_ELx细化）：
  • Device-nGnRnE：最强限制（无合并、无重排序、无早期响应）。
  • Device-nGnRE：允许早期写响应（如PCIe设备）。

（3） 共享性（Shareability）

• Inner Shareable：同一Cluster内的CPU核共享（如L1 Cache一致性）。
• Outer Shareable：多Cluster或GPU/DSP共享（通过ACE总线）。

（4）缓存一致性（Cacheability）

• PoC（Point of Coherency）：全局一致性点（如主存）。
• PoU（Point of Unification）：指令/数据缓存一致性点（如L2 Cache）。

---

5. 故障处理与一致性

• 数据同步：
  • Device内存写入需使用DSB/DMB屏障指令确保完成。
  • 多核访问共享内存时，依赖LDREX/STREX原子操作。
• 错误场景：
  • 误配置Device内存为Cacheable会导致数据丢失。
  • 非对齐访问Device内存触发Alignment Fault（SCTLR_ELx.A=1时）。

---

6. 配置示例（ARMv8汇编）

// 设置MAIR_EL1属性（Linux内核示例）
MOV x0, #0x00FF                     // Device-nGnRnE (0x00) + Normal WB (0xFF)
MSR MAIR_EL1, x0

// 配置页表属性（Lower Attributes）
LDR x1, =0x0000000000000400         // Device-nGnRnE（AttrIdx=0）
ORR x1, x1, #(1 << 10)              // SH=Inner Shareable

ARMv8架构的内存地址类型属性设置是一个复杂但至关重要的过程，通过合理配置可缓存性、访问权限、内存类型及端序等属性，可以优化系统性能并保证数据处理的正确性与实时性。这些设置在多核处理器环境中尤为重要，因为它们直接影响到多个核心之间的协作和数据一致性。

2.6 ARMv8异常等级和执行状态

在ARMv8架构中，异常等级和执行状态是其设计的核心部分，决定了程序的执行特权和可访问的资源。

1. 异常等级 (Exception Levels)

ARMv8定义了四级异常等级，等级越高，特权越大。具体如下：

（1）EL0 (Exception Level 0):

• 用户模式: 这是最低的异常等级，通常运行用户级别的程序。此等级的程序不能直接访问硬件和进行特权操作。
• 特权限制: 无法执行任何特权指令，对内存和处理器状态的访问受到严格限制。

（2） EL1 (Exception Level 1):

• 操作系统内核: 通常运行操作系统的内核，如Linux内核或其他操作系统内核运行在此级别。
• 特权控制: 具有更多的控制权限，可以访问硬件和执行特权指令，管理系统资源。

（3） EL2 (Exception Level 2):

• Hypervisor模式: 该等级主要用于虚拟化技术，允许虚拟机管理程序（Hypervisor）管理和切换多个操作系统。
• 管理员控制: 在切换操作系统（例如从Windows切换到Linux）时，必须先进入EL2状态，然后再进入目标操作系统的EL1状态。

（4） EL3 (Exception Level 3):

• 安全监控模式 (Secure Monitor): 这是最高的异常等级，主要用于执行安全相关的操作，比如处理安全环境中的安全监控任务。
• 安全特权: 此模式通常用于处理安全相关的异常和请求，具有对所有系统资源的完全控制。

2. 执行状态 (Execution States)

ARMv8架构定义了两种主要的执行状态，分别是AArch64和AArch32：

（1） AArch64:

• 64位状态: 在此状态下，处理器使用64位宽的通用寄存器，支持更大的地址空间和更高效的计算能力。
• 指令集: 使用A64指令集，提供了丰富的指令集扩展，适用于高性能计算和现代操作系统。

（2） AArch32:

• 32位状态: 在此状态下，处理器使用32位宽的通用寄存器，适用于旧版应用和系统的兼容性。
• 指令集: 支持A32（ARM指令集）和T32（Thumb指令集），可根据需求选择使用32位的指令集。

ARMv8架构通过分层的异常等级和多种执行状态来管理程序的执行特权和资源访问。EL0到EL3的不同异常等级确保了用户程序和操作系统内核之间的安全隔离，而AArch64和AArch32的执行状态提供了灵活性，以支持现代应用和向后兼容性。这种设计使得ARMv8能够支持高效的多任务处理和虚拟化技术，同时确保系统的安全性和稳定性。

2.7 MMU（内存管理单元）（核心）

1. MMU（内存管理单元）的工作原理

MMU（Memory Management Unit，内存管理单元）是现代处理器架构中的一个重要硬件模块，用于处理虚拟地址到物理地址的转换，增强操作系统对内存管理的灵活性和安全性。

---

2. MMU的核心组件

（1）虚拟地址 (VA):

• 应用程序和操作系统使用的地址空间称为虚拟地址空间 (Virtual Address Space)，通常比物理内存空间更大。
• 虚拟地址空间通过MMU映射到实际的物理地址空间 (Physical Address Space)。

（2） 物理地址 (PA):

• 物理地址是直接指向物理内存的地址，用于访问实际的硬件存储器。

（3） MMU硬件组件:

• Translation Lookaside Buffer (TLB):
  • TLB是一个缓存，用于存储最近使用的虚拟地址到物理地址的映射。
  • 如果某个虚拟地址的转换记录已存在于TLB中，MMU可以快速完成地址转换，无需查找页表。
• Walk Table Unit:
  • 如果TLB中没有找到对应的地址映射，MMU会通过页表查找虚拟地址到物理地址的映射。
  • Walk Table Unit硬件负责从内存中逐级查找页表，完成地址转换。
• Translation Tables:
  • 页表存储在内存中，记录了虚拟地址到物理地址的映射关系。

---

3. ARMv8 MMU的两阶段转换

ARMv8架构的MMU支持两阶段地址转换，分别是Stage 1和Stage 2：

（1） Stage 1转换:

• 功能: 将虚拟地址 (VA) 转换为中间物理地址 (IPA, Intermediate Physical Address)。
• 使用场景: 操作系统内核通常运行在此阶段，用于管理应用程序的虚拟地址空间。
• 实现细节:
  • Stage 1转换由页表（Translation Tables）定义，具体配置通过TCR_ELx寄存器（Translation Control Registers）完成。
  • 页表条目描述了虚拟地址块的大小、访问权限、缓存属性等。

（2） Stage 2转换:

• 功能: 将中间物理地址 (IPA) 转换为实际的物理地址 (PA)。
• 使用场景: Hypervisor使用此阶段，用于管理虚拟机运行的物理资源。
• 实现细节:
  • Stage 2通过额外的页表映射完成，由Hypervisor管理。
  • 这使得Hypervisor可以隔离虚拟机之间的地址空间，并安全地虚拟化物理硬件资源。

---

4. MMU工作流程

（1） 地址请求（起点）

• 应用程序发起虚拟地址访问请求
• MMU接收转换任务（紫色框）

（2） TLB查找（关键决策点）

• MMU查询TLB（快表）缓存（红色框）
• 检查是否缓存了该虚拟地址的转换记录
• 决策点（黄色菱形）：判断是否命中

（3） 页表查找（TLB未命中路径）

• 当TLB未命中时（蓝色框）：
  • 激活Walk Table Unit（页表遍历单元）
  • 访问内存中的多级页表结构
  • 逐级解析页表项（Page Table Entries）
• 获取：
  • 物理页框号（PFN）
  • 页面属性（读写权限、缓存策略等）

（4） 地址转换完成（结果生成）

• 组合物理页框号和虚拟地址的页内偏移量（绿色框）
• 生成最终物理地址
• 可选操作：将新转换记录存入TLB（虚线表示）

关键特性：

• TLB作用：作为高速缓存，避免频繁访问内存中的页表
• 页表遍历：多级页表结构（通常4级：PGD→PUD→PMD→PTE）
• 性能优化：
  • TLB命中：1-3个时钟周期
  • TLB未命中：100+时钟周期（需内存访问）
• 硬件协作：
  • MMU：中央控制单元
  • TLB：专用缓存
  • Walk Table Unit：页表遍历硬件

⚠️ 异常情况（图中未显示）：

• 页错误（Page Fault）：当页表项标记为"不存在"时触发
• 权限错误：访问权限违反（如写只读页）
• TLB刷新：上下文切换时清空TLB内容

---

5. MMU的优势

（1）内存虚拟化:

• 应用程序可以使用大而连续的虚拟地址空间，而物理地址可能是分散的。

（2）安全性:

• MMU通过访问权限和隔离机制，防止程序访问未经授权的地址空间。

（3） 灵活性:

• 操作系统可以动态管理虚拟地址到物理地址的映射关系，支持需求分页和内存回收。

（4） 支持虚拟化:

• Stage 2转换使得Hypervisor能够虚拟化物理硬件资源，隔离虚拟机运行环境。

---

ARMv8中的MMU通过两阶段地址转换（Stage 1和Stage 2），结合TLB缓存和页表查找机制，实现了高效、灵活和安全的内存管理。Stage 1主要用于操作系统内核管理用户程序，而Stage 2则用于Hypervisor管理虚拟机。MMU的设计使得ARMv8架构能够支持复杂的内存管理需求和虚拟化技术，同时提供了卓越的性能和安全性。

2.8 TLB介绍

1. 流程图说明：

（1） CPU发起请求

• CPU发出虚拟地址访问请求（起点）

（2） MMU处理请求

• MMU接收虚拟地址，开始转换过程

（3） TLB查询

• 决策点：检查TLB是否有缓存
• ✅ TLB命中：直接获取物理地址
• ❌ TLB未命中：进入页表访问流程

（4） 访问翻译表

• 当TLB未命中时，MMU访问内存中的翻译表（页表）
• 从内存读取页表项（可能涉及多级页表遍历）

（5） 获取映射关系

• 从翻译表获取虚拟地址到物理地址的映射
• 同时获取页面属性（权限位、缓存标志等）

（6） 生成物理地址

• 组合物理页框号和页内偏移量
• 形成最终物理地址

（7） 更新TLB

• 将新获取的转换记录加入TLB缓存
• 避免后续相同地址的页表访问

（8） 返回物理地址

• 将转换结果返回给CPU
• CPU使用物理地址访问实际内存

2. 组件关系说明：

• TLB：高速转换缓存

  • 存储近期使用的地址映射
  • 典型大小：128-4096条目
  • 访问速度：1-3个时钟周期

• 翻译表：内存中的页表结构

  • 存储完整的地址映射关系
  • 通常为多级结构（如4级页表）
  • 访问速度：100-300个时钟周期（需内存访问）

3. 性能特点：

路径	条件	典型延迟	发生频率
快速路径	TLB命中	1-3周期	95-99%
慢速路径	TLB未命中	100+周期	1-5%

💡 关键优化：
TLB的更新策略（步骤7）对系统性能至关重要：

• 现代处理器使用智能替换算法（LRU、随机等）管理TLB
• 上下文切换时需刷新TLB（ASID标签可减少刷新次数）
• 大页支持（2MB/1GB页）可提高TLB覆盖率

4. TLB的格式

TLB 操作指令格式整合

TLBI <type> <level> { IS | OS } (,<xt>)

参数说明

（1） :

• All: 失效所有TLB条目。
• VA: 失效特定虚拟地址的TLB条目。
• ASID: 失效特定地址空间标识符的TLB条目。

（2） :

• EL1: Stage 1 地址转换。
• EL2: Stage 2 地址转换。
• EL3: Stage 3 地址转换。

（3）{ IS | OS }:

• IS: 内部可共享（Internal Shared）。
• OS: 外部可共享（External Shared）。

（4）:

• 可选参数，指定操作的具体地址或ASID。

---

示例

（1）失效所有TLB条目（内部可共享，Stage 1）:

TLBI ALL EL1 IS

（2） 失效特定虚拟地址的TLB条目（外部可共享，Stage 2）:

TLBI VA <virtual_address> EL2 OS

（3） 失效特定ASID的TLB条目（内部可共享，Stage 3）:

TLBI ASID <asid> EL3 IS

（4） 失效特定虚拟地址的TLB条目（外部可共享，Stage 1）:

TLBI VA <virtual_address> EL1 OS

---

5. TLB更新后的操作

当翻译表被更新时，TLB需要进行相应的操作以保持一致性，主要包括以下几点：

（1） TLB失效（TLB Invalidation）:

• 在更新翻译表后，相关的TLB条目需要被失效，以确保后续的地址访问不会使用过时的翻译结果。

（2） 操作颗粒度:

• 单个条目的失效: 如果只更新了某个特定的虚拟地址映射，则只需失效该地址对应的TLB条目。这种方法高效且减少了不必要的失效操作。
• 全局失效: 在某些情况下，可能需要失效整个TLB，以防止所有条目都变得无效。这通常发生在大规模的页面替换或系统重启时。

（3） 更新TLB（TLB Update）:

• 如果TLB的实现支持，更新后的翻译可以直接插入TLB中，以便于后续的访问。
• 这种方式可以减少TLB失效的频率，提高效率。

TLB作为翻译结果的缓存，显著提升了地址转换的效率。更新翻译表后，TLB需要进行失效操作，以确保访问的地址映射是实时有效的。根据不同的使用场景，TLB的失效操作可以选择性地针对特定条目或全局进行。

2.9 内存描述符基础知识

内存描述符在虚拟内存管理中扮演着重要的角色，它们用于描述虚拟地址空间中的内存区域的特性和状态。

1. 描述符类型

（1） Invalid (00):

• 描述: 表示描述符无效，访问该地址会导致页面错误（Page Fault）。
• Bit[1:0]: 00
• 注意: 当一个描述符标记为无效时，系统会生成一个异常信号，提示访问的地址不存在。

（2） Block (01):

• 描述: 表示匹配到一块内存范围的基地址，且该地址对应的是一个块。
• Bit[1:0]: 01
• 注意: 访问该块内存的虚拟地址时，系统将使用此块的基地址进行地址映射。

（3） Table (11):

• 描述: 表示匹配到下一级的Translation Table（翻译表）基地址。
• Bit[1:0]: 11
• 注意: 此类描述符通常指向另一个描述符表，用于进一步的地址转换。

2. 描述符格式

每个描述符的具体格式依赖于系统架构，以下是描述符的一般结构（以64位架构为例）：

• Bits 63-52: 保留位
• Bits 51-47: 访问权限和属性（如可读、可写、可执行等）
• Bits 46-44: 缓存策略
• Bits 43-12: 基地址（对应块或下一级表的起始地址）
• Bits 11-10: 额外的控制位
• Bits 9-0: 保留位

3. 重要概念

• 页表（Page Table）:

  • 用于存储虚拟地址到物理地址的映射关系。每一级描述符表都可以指向下一层级的页表。

• 粒度（Granularity）:

  • 描述符所管理的地址空间的大小，通常以字节为单位。例如，某些系统可能支持4KB或2MB的页大小。

• 用户模式与内核模式:

  • 描述符还可以定义当前的访问权限，比如某些页只能由内核访问，而用户程序则无法访问。

4. 示例描述符解析

假设我们有一个Level 1描述符，其内容如下：

Bits 63-52: 0x0
Bits 51-47: 0b00001 (表示可读、可写)
Bits 46-44: 0b000 (表示普通缓存)
Bits 43-12: 0x000000FF000 (表示基地址)
Bits 11-10: 0b00 (保留位)
Bits 9-0: 0b0000000000 (保留位)

解析步骤

（1）检查有效性: 根据Bits[1:0]判断描述符是否有效。
（2） 识别类型: 确定描述符类型（Block 或 Table）。
（3） 地址映射: 使用基地址进行物理地址映射。

内存描述符是虚拟内存管理中不可或缺的一部分，通过描述符，操作系统能够有效地管理和映射虚拟地址到物理地址。

2.10 地址翻译过程（Stage 1）

在虚拟内存管理中，地址翻译过程是将虚拟地址转换为物理地址的关键步骤。Stage 1翻译过程的详细描述，主要涉及Level 1、Level 2和Level 3的页表结构。

1. 地址翻译的基本步骤

（1） 虚拟地址分解:

• 虚拟地址（VA）通常由多个部分组成，可以根据虚拟地址空间的结构将其分解为不同的字段，如：
  • 高位字段: 用于索引页表的级别（Level 1、Level 2、Level 3）。
  • 中间字段: 进一步索引更低级别的页表。
  • 低位字段: 具体的偏移量，指向页内的具体地址。

（2） 查找页表:

• 地址翻译过程从最高级别的页表（Level 1）开始，依次查找直到找到最终的物理地址。
• 每一层页表的查找使用虚拟地址的不同部分进行索引。

2. 页表结构

• Level 1 页表:

  • 存储指向Level 2 页表的指针或直接映射到物理内存块的描述符。
  • 例如，Level 1 页表的条目可能是：
    • Block Descriptor: 指向一个大块的物理内存（如2MB块）。
    • Table Descriptor: 指向Level 2 页表的基地址。

• Level 2 页表:

  • 存储指向Level 3 页表的指针或直接映射到物理内存页的描述符。

• Level 3 页表:

  • 存储最终页的物理地址，通常指向4KB的物理页面。

3. 地址翻译示例

假设我们有一个虚拟地址 VA，其结构如下（以64位虚拟地址为例）：

VA = [  63  |  62-48  |  47-39  |  38-30  |  29-12  |  11-0  ]

• Bits 63-48: 高位字段，用于Level 1 页表索引。
• Bits 47-39: 中间字段，用于Level 2 页表索引。
• Bits 38-30: 低位字段，用于Level 3 页表索引。
• Bits 29-12: 页内偏移量。

4. 实际操作步骤

（1） 使用高位字段查找Level 1 页表:

• 根据虚拟地址的高位部分，在Level 1 页表中查找对应的条目。

（2） 判断Level 1 页表条目类型:

• 如果为Block Descriptor，则直接使用该描述符中的物理基地址加上偏移进行地址转换。
• 如果为Table Descriptor，则继续查找Level 2 页表。

（3） 使用中间字段查找Level 2 页表:

• 重复上述过程，直到找到Level 3 页表的条目。

（4） 使用低位字段查找Level 3 页表:

• 找到最终的物理地址。

（5） 计算物理地址:

• 物理地址 = 页框基地址 + 页内偏移量。

5. 重要概念

• TTBR（Translation Table Base Register）:

  • 用于存储页表基地址。不同的TTBR可以指向不同的页表，便于管理多个地址空间。

• 页大小:

  • 一般为4KB（Level 3）或2MB（Level 1 和 Level 2），具体取决于系统配置。

地址翻译的过程通过多级页表实现，从虚拟地址到物理地址的转换依赖于每一级的描述符。了解这一过程对于深入理解虚拟内存管理至关重要，尤其是在操作系统和虚拟化技术中。对于Stage 2 翻译（仅在EL2中使用）则相对复杂，通常无需过多关注。

2.11 Linux Kernel 内存管理与转换表

Linux内核的内存管理是操作系统核心功能之一，它负责虚拟内存到物理内存的转换，以及管理内存的分配和释放。

1. 转换表与内存预留

在Linux内核的链接脚本中，为转换表预留了3个页面（pages）。这些页面在内核编译成镜像后，会被烧录到EMMC或Flash中，并在启动时由Bootloader加载到内存的指定位置。这3个预留的页面在启动初期是空的，但它们将用于存储虚拟地址到物理地址的映射信息。

2. 启动阶段的内存管理

（1） 无关地址代码:

• Linux内核刚启动时，执行的是地址无关的代码。这些代码是经过编译后，不依赖于特定的物理地址，可以顺序执行。开发时使用地址偏移的方式来确定转换表的物理地址。

（2） 开启MMU:

• 为了支持后续的基于虚拟地址的代码运行，必须打开内存管理单元（MMU）。打开MMU之前，内核需要先填充转换表。
• 在启动阶段，内核将地址一致性区间和内核映射（kernel map）空间的信息写入转换表中，以便在开启MMU后实现虚拟地址和物理地址的映射。

（3） 内存管理:

• 启动阶段由于Buddy系统尚未初始化，内核使用memblock机制进行内存管理。内存大小通过启动协议获取，通常由寄存器（如x1）保存设备树（DTB）的地址，并从DTB中解析内存信息。

3. Buddy 内存管理系统

在Linux内核启动并完成初始化后，内存的管理交给Buddy系统。Buddy系统通过管理页框（page frame）来分配和释放内存，并且以2的幂次方为单位进行分配（例如，1KB、2KB、4KB等）。

• 内存颗粒度:
  • Buddy系统的管理颗粒度较大，通常是2^n（n为1到12的整数），因此对于较小的内存需求，可能会导致内存的浪费。

4. Slab 内存管理子系统

为了高效管理小块内存，Linux内核引入了Slab内存管理子系统。Slab系统的主要作用是优化频繁分配和释放小块内存的性能，降低内存碎片的影响。

• Slab分配器:
  • Slab分配器将内存分为不同的缓存（cache），每个缓存对应一定大小的对象。这样，当请求分配内存时，可以快速从缓存中分配，而不需要每次都向Buddy系统请求。

5. 虚拟内存管理

除了基于物理内存的管理，Linux内核还提供了基于虚拟内存的分配管理机制，称为vmalloc。vmalloc用于分配较大或不连续的虚拟内存区域，而不必要求物理内存是连续的。

• 虚拟地址与物理地址映射:
  • 不论是使用Buddy系统还是Slab系统，最终都会将虚拟地址与物理地址的映射关系填写到转换表中。开启MMU后，所有输入地址将被视为虚拟地址（VA），并通过转换表进行地址翻译。

Linux内核的内存管理通过多层次的管理机制（如Buddy系统和Slab分配器）以及虚拟内存的管理，提供了灵活而高效的内存分配方式。在内核启动阶段，通过预留的转换表处理虚拟地址与物理地址的映射，从而支持复杂的内存管理需求。这种设计使得Linux能够高效地处理各种内存操作，满足现代操作系统的需求。

2.12 Linux 用户进程中的内存管理与转换表

在Linux中，用户进程的内存管理是一个复杂的过程，涉及到虚拟内存、内存区域（memory area）、转换表和任务（task）数据结构的相关信息

1. 用户空间程序的加载

用户空间程序的加载由内核的加载器（loader）完成，主要过程包括：

• 加载程序各个部分:

  • 程序被划分为不同的部分，例如代码段（text segment）、数据段（data segment）、堆（heap）和栈（stack）。加载器负责将这些部分加载到相应的内存区域中。

• 虚拟地址的使用:

  • 所有的内存区域都是基于虚拟地址的。这是因为虚拟内存提供了一个抽象层，使得每个用户进程可以认为自己拥有一个连续且独立的内存空间。这样可以有效地防止进程之间的内存干扰，同时简化了内存管理。

2. 不同的内存区域

• 堆（Heap）:

  • 动态分配内存的区域。程序在运行时通过系统调用（如malloc）请求堆上的内存。

• 栈（Stack）:

  • 存储函数调用时的局部变量和返回地址。栈区域是由编译器自动管理的。

• 代码段与数据段:

  • 代码段存储程序的可执行指令，数据段存储全局变量和静态变量。

3. 转换表与任务结构

• 转换表:

  • 每个用户进程都有一个转换表，用于将虚拟地址映射到物理地址。这个转换表包含了各个内存区域的映射关系。

• 任务（task）数据结构:

  • Linux内核使用task_struct来描述一个进程。这个结构体包含了进程的状态、调度信息、内存信息（包括转换表）、信号信息等。
  • task_struct的数据分配在内核空间的虚拟地址中。

4. 虚拟地址空间的分离

Linux内核将内核空间和用户空间的虚拟地址分开，使得内核代码和用户进程的代码不会相互干扰。这种分离带来了以下好处：

• 安全性: 用户进程无法直接访问内核空间，防止了恶意操作。
• 稳定性: 内核可以保护自身的数据结构不被用户程序破坏。

5. TTBR寄存器与MMU

• TTBR寄存器:

  • 每当用户进程被调度到CPU执行时，内核将该进程的转换表的基地址设置到MMU的Translation Table Base Register（TTBR）寄存器中。TTBR寄存器指向当前进程的转换表，CPU随后将使用该转换表进行地址转换。

• TLB和Cache失效:

  • 当TTBR内容更换时，需要对Translation Lookaside Buffer（TLB）和相关缓存（Cache）进行失效处理。失效的内容可以是全部、部分或某些内容，这取决于具体的TLB和Cache策略。
  • 一般情况下，内核会使用TLB失效指令（如TLBI）来清除相关的TLB条目，以确保后续的地址访问使用最新的转换表信息。

Linux的用户进程内存管理通过虚拟地址空间的机制，结合转换表和任务数据结构，实现了高效、灵活且安全的内存分配与访问。这一机制使得每个进程在运行时都能拥有独立的内存环境，增强了操作系统的稳定性和安全性。通过合理管理TTBR和TLB，内核能够高效地切换不同进程的地址空间，为多任务处理提供支持。