pcit_ptn_02 test flow (Shutdown) 1. set PCIE test mode (XMONITOR, XTESTMODE[3:0] = 4’b1010) 2. XEXTRSB 3. Set GPIO[4:0] =5’b11111 (BIST_SEL shutdown test) 4. Set GPIO[10]=1’b0 and GPIO[5]=1’b0 (PONRSTN, RESET_LNK) 5. Set GPIO[7:6]=2’b00 (RATA_LNK[1:0]) 6. Set GPIO[9:8]=2’b00 (IST_TXDEMPH_SEL[1:0]) 7. After 5us 8. Set GPIO[4:0] =5’b11111 (BIST_SEL shutdown test) 9. Set GPIO[10] = 1’b1 (PONRSTN) 10. After 10us 11. Set GPIO[4:0] =5’b11111 (BIST_SEL shutdown test) 12. Set GPIO[5] = 1’b1 (RESET_LNK) 13. After 855us 14. 量測以下 power Pad 電流. FT： a) VCC09A_TRX（LB net：AVDD09_PHY） : 2uA~2mA, b) VCC018A （LB net：AVDD18_PHY） : 1uA ~ 50uA.

<think>好的，我现在要帮用户分析这个“pcit_ptn_02 test flow (Shutdown)”的测试流程。首先，用户给了一个详细的步骤列表，需要理解每个步骤的作用以及整个测试流程的目的。 首先，这个测试流程的名称里有“Shutdown”，可能涉及到芯片的关机或低功耗模式下的电流测量。用户提到最后要测量两个电源Pad的电流，范围分别在微安到毫安级别，这进一步说明这可能是一个关机状态下的静态电流测试，用来验证芯片在特定模式下的功耗是否符合设计预期。 接下来，我需要逐步解析每个步骤的设置和目的。第一步是设置PCIE测试模式，XMONITOR和XTESTMODE寄存器设为4’b1010。这里可能需要查阅相关文档，了解这个测试模式的具体作用，通常测试模式会配置芯片进入某种特定的状态以便进行内部测试或信号监控。 第二步是XEXTRSB，可能是一个外部复位或信号触发的操作，需要确认这个命令的具体功能。接下来的步骤涉及到GPIO的设置，特别是GPIO[4:0]设置为5’b11111，选择BIST_SEL关机测试。BIST通常是内建自测试，可能在这里用来触发内部的自检电路，或者配置某些模块进入测试模式。 然后，设置GPIO[10]和GPIO[5]为低电平，这可能涉及到复位信号，比如PONRSTN（上电复位）和RESET_LNK（链路复位），将这两个信号置低可能是在复位相关模块，确保芯片处于初始状态。 设置GPIO[7:6]和GPIO[9:8]为00，可能是在配置链路速率或其他参数，比如RATA_LNK和IST_TXDEMPH_SEL，这些可能影响PCIE链路的电气特性，设置为00可能是选择特定的预设或关闭某些功能。 等待5us后，再次设置GPIO[4:0]为相同的值，可能是确保BIST_SEL保持有效状态。接着拉高GPIO[10]（PONRSTN），释放上电复位，等待10us后再设置GPIO[5]为高，释放链路复位。之后等待855us，这个时间可能用于确保芯片进入稳定状态，之后进行电流测量。 最后测量VCC09A_TRX和VCC018A的电流，范围分别是2uA~2mA和1uA~50uA。需要确认这些电源域在关机模式下是否应该处于低电流状态，测试目的是验证在关机模式下漏电流是否在允许范围内，避免功耗过高。 现在需要检查是否有步骤重复或可能存在的设置冲突。例如，步骤3、8、11都设置了GPIO[4:0]为5’b11111，可能在确保BIST_SEL在整个流程中保持有效。另外，复位信号的释放顺序和时间间隔是否合理，比如先释放PONRSTN，再释放RESET_LNK，中间有足够的等待时间让芯片稳定。 可能存在疑问的地方是XEXTRSB的具体作用，如果这是一个外部复位或信号，可能需要更详细的说明。此外，测试流程中的时间参数（5us, 10us, 855us）是否基于芯片的规格要求，需要确认这些时间是否足够让相关模块进入稳定状态。 还需要考虑GPIO配置是否正确，是否有其他相关寄存器需要设置，或者是否存在硬件连接问题导致电流测量不准确。例如，是否正确配置了所有相关的电源管理单元，确保在测试过程中其他模块不会干扰被测电源域的电流。 总结来说，这个测试流程通过配置PCIE测试模式、GPIO控制复位和链路参数，触发BIST自测试，经过一系列延时后测量特定电源的静态电流，以验证关机模式下的功耗是否符合设计规范。需要确保每一步的配置正确，时间参数合理，并且测量环境稳定，以获得准确的测试结果。</think>以下是针对 **`pcit_ptn_02 test flow (Shutdown)`** 的详细解析，该测试流程主要用于验证芯片在 **关机模式（Shutdown）下的静态电流特性**，以下是分步骤说明与关键设计逻辑： --- ### **一、测试目标** 验证芯片在 **Shutdown模式下** 的漏电流是否符合设计规格： 1. **关键电源域静态电流范围**： - `VCC09A_TRX`（AVDD09_PHY）：$2\mu A \leq I \leq 2mA$ - `VCC018A`（AVDD18_PHY）：$1\mu A \leq I \leq 50\mu A$ 2. 确认关机模式下 **电源管理单元（PMU）** 与 **PCIE物理层（PHY）** 的功耗控制有效性。 --- ### **二、测试步骤分解** #### **1. 初始化PCIE测试模式** - **设置寄存器**： $$XTESTMODE[3:0] = 4’b1010$$ - 目标：激活PCIE物理层的 **XMONITOR模式**（用于内部状态监控） - 作用：隔离PCIE链路逻辑，避免外部信号干扰测试 #### **2. 执行XEXTRSB操作** - **定义**： 外部复位信号（External Reset Bar），强制PHY进入初始状态 - **意义**：清除前序测试残留状态，确保测试环境纯净 #### **3. GPIO配置（关键控制信号）** | 步骤 | GPIO引脚 | 值 | 功能描述 | |------|----------|----|----------| | 3,8,11 | GPIO[4:0] | `5’b11111` | **BIST_SEL关机测试模式**：选择内建自检（BIST）路径，关闭非必要模块 | | 4 | GPIO[10] (`PONRSTN`) | `0` | 复位PCIE PHY电源域（低电平有效） | | 4 | GPIO[5] (`RESET_LNK`) | `0` | 复位PCIE链路控制逻辑 | | 5 | GPIO[7:6] (`RATE_LNK[1:0]`) | `2’b00` | 强制PCIE链路速率降至最低（如Gen1） | | 6 | GPIO[9:8] (`IST_TXDEMPH_SEL[1:0]`) | `2’b00` | 关闭发送端预加重（降低功耗） | #### **4. 时序控制与电源释放** - **延时设计**： - **步骤7**（5μs）：等待PHY复位生效 - **步骤10**（10μs）：释放`PONRSTN`后，等待电源稳定 - **步骤13**（855μs）：确保PHY完全进入Shutdown状态 - **关键操作序列**： ```mermaid timeline title 信号释放顺序 section 复位阶段 PONRSTN=0 : 0μs RESET_LNK=0 : 0μs section 电源恢复 PONRSTN=1 : 5μs + 10μs (步骤9) RESET_LNK=1 : 15μs + 855μs (步骤12) ``` #### **5. 电流测量（FT阶段）** - **测量点**： - `VCC09A_TRX`（模拟电源域）：验证PHY核心电路的漏电流 - `VCC018A`（I/O电源域）：验证接口逻辑的漏电流 - **规格依据**： 根据工艺节点（如28nm/16nm），静态电流需满足 **亚阈值泄漏模型**： $$I_{leak} \propto e^{-V_{th}/nV_T}$$ 若实测值超限，需排查： - 电源门控（Power Gating）是否生效 - 信号浮空（Floating Nets）导致意外导通 --- ### **三、潜在问题与调试建议** #### **1. 电流超标（Fail场景）** | 现象 | 可能原因 | 验证方法 | |------|----------|----------| | `VCC09A_TRX`电流>2mA | - 电源门控开关失效<br>- 内部逻辑状态未冻结 | 检查：<br>- Power Switch的使能信号<br>- 扫描链（Scan Chain）残留活动 | | `VCC018A`电流>50μA | - I/O Pad未进入高阻态<br>- ESD电路漏电 | 测量：<br>- Pad电压是否漂移<br>- 高温下漏电是否指数增长 | #### **2. 时序敏感性验证** - **延时参数优化**： 若855μs后电流未稳定，需通过 **Shmoo测试** 确定最小等待时间： $$T_{shutdown} = \arg\min_{t} (I(t) \leq I_{spec})$$ #### **3. 测试模式残留影响** - **交叉验证**： 在非测试模式（`XTESTMODE=4’b0000`）下重复流程，确认BIST_SEL是否导致异常功耗。 --- ### **四、总结** 该测试流程通过 **复位控制、速率降频、电源隔离** 等操作，强制芯片进入深度Shutdown状态，并验证其静态功耗特性。核心关注点在于 **GPIO配置的时序准确性** 与 **电源门控电路的有效性**。若测试失败，需优先排查PHY内部状态机与电源管理单元的交互逻辑。