60GHz低成本高增益PCB工艺相控阵天线设计与实现

本文研究了一种低成本、高增益的60 GHz相位阵列天线，采用集成在印刷电路板（PCB）工艺中的多层差分架构。该设计基于封装在芯片上的天线（Antenna-in-Package, AIP）解决方案，旨在满足60 GHz通信对高数据速率（可达多吉比特每秒）的需求，尤其是在未授权的7 GHz频谱中，由于60 GHz频段的高路径损耗，对天线的增益有着严格的性能要求。 对于单个60 GHz相位阵列天线元件，研究者实现了大约8.9 dBi的高增益，其带宽超过15 GHz，且在|S11| <-10 dB的情况下。仿真结果显示，该天线的效率高达90%以上，显示出良好的性能和效率。这表明，即使在高频率下，通过优化设计和制造工艺，依然可以实现经济且高效的天线设计。 在60 GHz相位阵列原型上，构建了两个固定扫描方向的16个元素阵列，分别实现16.6 dBi和13.9 dBi的增益，这些结果与模拟计算高度吻合。这证明了该设计在实际应用中的稳定性和有效性。这种堆叠式贴片天线和AIP技术的应用，不仅减小了体积，还降低了制造成本，对于系统级封装（System-on-Package, SoP）和毫米波通信系统的设计具有重要意义。 这篇研究论文提出了一种创新的低成本高增益60 GHz相位阵列天线方案，通过集成到PCB工艺中的技术，展示了在高数据速率通信场景中的可行性，同时为未来无线通信设备的小型化和高效能发展提供了有价值的参考。它将有望推动60 GHz频段的通信技术向前发展，特别是在物联网、无线个人局域网（WiGig）和自动驾驶等领域。