TSV制造技术里的关键界面材料与工艺

文章来源：学习那些事

原文作者：小陈婆婆

本文主要讲述TSV制造技术里的关键界面材料与工艺。

TSV制造技术

在TSV制造技术中，既包含TSV制造技术中通孔刻蚀与绝缘层的相关内容。

除此之外，TSV制造中阻挡层、种子层和Cu填充三大环节也决定着可靠性与成本。

本文分述如下：

黏附层与扩散阻挡层

种子层

导电材料填充

黏附层与扩散阻挡层

在TSV制造工艺中，黏附层与扩散阻挡层作为金属Cu柱与介质层间的关键功能界面，其材料选择与沉积工艺直接决定了器件的长期可靠性与工艺集成难度。

不同于平面互连，TSV的高深宽比结构对阻挡层提出了特殊要求：除需具备优异的Cu扩散阻挡能力外，更需解决深孔内的共形沉积难题，同时平衡薄膜应力以避免开裂或剥离。当前主流材料体系以钽（Ta）/氮化钽（TaN）与钛（Ti）/氮化钛（TiN）为主，其中Ta基材料凭借低电阻率（~20μΩ·cm）、高台阶覆盖能力及抗电迁移特性，成为高深宽比TSV的首选方案；而Ti基材料则以与SiO₂介质层的强黏附性（剥离强度>5J/m²）及低应力（<100MPa）优势，适用于对机械可靠性要求严苛的场景。

扩散阻挡层的核心功能在于阻断Cu原子向硅衬底的渗透——Cu在Si中的扩散系数高达10⁻¹⁴cm²/s，一旦穿透介质层，将作为深能级杂质导致载流子复合中心形成，引发器件阈值电压漂移甚至失效。为此，阻挡层需满足多重性能指标：首先，非晶态结构（如TaN）可消除晶界扩散路径，实现亚10nm厚度下的有效阻挡；其次，深宽比超过20:1的TSV内，阻挡层需通过溅射或MOCVD工艺实现侧壁连续覆盖，其中磁控溅射结合柱状靶材技术已可将台阶覆盖率提升至95%以上；此外，薄膜应力控制至关重要——本征应力源于晶格失配（如TaN沉积时Ta与N的化学计量偏差），而热应力则由金属（CTE~8ppm/K）与硅衬底（CTE~3ppm/K）的热膨胀系数差异引发，需通过工艺参数优化（如溅射功率、衬底温度）将总应力降至150MPa以下。

值得注意的是，TSV与平面互连对阻挡层的需求存在显著差异：平面互连中，65nm节点下阻挡层厚度10nm即占互连截面的35%，迫使业界向超薄阻挡层（如Ru基材料）发展；而TSV因截面尺寸较大（直径>1μm），阻挡层厚度可达100nm量级，无需过度压缩厚度，转而聚焦深孔内的共形能力与黏附性优化。例如，采用NH₃调制溅射工艺，可在TaN沉积过程中引入氮化反应，提升与SiO₂介质层的结合能，同时将侧壁粗糙度降至0.5nm以下。

行业动态方面，IMEC近期开发的原子层沉积（ALD）-TaN工艺，通过循环交替前驱体脉冲（Ta(NMe₂)₅与NH₃），实现了深宽比30:1的TSV内阻挡层均匀覆盖，厚度偏差<2%；而应用材料公司推出的新型离子化溅射技术，将TaN薄膜的电阻率降至25μΩ·cm，较传统工艺提升30%。此外，针对GaN等宽禁带半导体TSV应用，东京电子开发的低温（<200℃）TaN沉积方案，已通过-55~150℃热循环测试，为第三代半导体3D集成提供了可靠解决方案。

种子层

在TSV制造工艺中，种子层作为电镀Cu柱与扩散阻挡层间的关键导电界面，其材料选择与沉积质量直接决定了电镀填充的可靠性及器件电性能。不同于平面互连，TSV的高深宽比结构对种子层提出了特殊要求：除需具备低电阻率、良好晶向控制能力外，更需解决深孔内的连续覆盖难题，同时平衡薄膜应力以避免开裂或剥离。当前主流材料体系以钴（Co）、钌（Ru）及铜（Cu）为主，其中Co凭借与TaN阻挡层的高黏附性（剥离强度>3J/m²）及低应力（<50MPa）优势，成为高深宽比TSV的首选方案；而Ru基材料则以高电导率（~7μΩ·cm）及抗电迁移特性，适用于高频应用场景。

种子层的核心功能在于为电镀Cu提供均匀的阴极电势，并控制镀层晶向以降低应力。在平面互连中，32nm节点下阻挡层厚度需压缩至2.4nm以下，迫使种子层向超薄化发展；而TSV因截面尺寸较大（直径>1μm），种子层厚度可达100-200nm量级，无需过度压缩厚度，转而聚焦深孔内的连续覆盖能力。例如，采用物理气相沉积（PVD）工艺时，深宽比超过20:1的TSV内易出现底部种子层缺失或尖峰下方非连续现象，需通过工艺优化（如倾斜角沉积、多靶材协同溅射）将台阶覆盖率提升至90%以上。

值得注意的是，TSV与平面互连对种子层的需求存在显著差异：平面互连中，45nm节点以下已开始探索无种子层电镀技术，通过直接在TiN阻挡层表面沉积Cu，将工艺步骤简化30%；而TSV量产工艺仍需依赖种子层以确保电镀稳定性，尤其在深宽比超过30:1时，种子层增强技术（如电镀前化学机械抛光（CMP）修复）成为必要手段。

导电材料填充

在TSV制造工艺中，导电材料填充作为实现垂直互连的核心环节，其技术难度与成本占比始终居于首位。随着三维集成电路向更小节点（如3nm以下）演进，TSV直径已压缩至0.8-1.6μm，深宽比突破20:1，对填充工艺提出了极致要求。当前主流方案仍以电镀铜（Cu）为主，但其工艺复杂性远超传统大马士革工艺——据估算，Cu电镀成本占TSV总制造成本的40%以上，且填充时间长达数小时，成为产能瓶颈。

盲孔电镀的核心挑战在于高深宽比引发的物理限制：首先，深孔内离子输运受阻，Cu²⁺浓度从开口到底部呈梯度下降，导致底部沉积速率不足，易形成空洞或缝隙；其次，PVD沉积的种子层在深宽比超过5:1时易出现非连续性，进一步加剧电镀缺陷；此外，表面润湿性差导致气泡滞留，开口处电流密度集中引发"蘑菇头"凸起，而中心区域则形成碟形坑，后续CMP需额外耗时30%以上。为解决这些问题，工业界采用多元添加剂体系（如Enthone的PW1000）配合脉冲反向电镀，通过抑制开口处沉积速率实现"自底向上"填充；同时，真空预处理与超声辅助润湿技术可将盲孔内部气泡排除率提升至95%，确保电镀液均匀渗透。

通孔电镀作为补充方案，通过将盲孔转换为通孔，利用横向沉积封口后单向填充，有效规避了深孔内离子输运难题。该工艺虽需增加晶圆减薄与双面沉积步骤，但可实现深宽比超30:1的无空洞填充，且对电镀液添加剂依赖度降低。例如，应用材料公司开发的双向电镀设备，结合通孔封口技术与动态电流调控，将填充时间缩短40%，同时过电镀层厚度控制在2μm以内，显著简化CMP流程。