Quá trình bật :

In the first step, the input capacitance of the device is charged from 0 V to VTH. During this interval most
of the gate current is charging the CGS capacitor. A small current is flowing through the CGD capacitor,
too. As the voltage increases at the gate terminal and the CGD capacitor’s voltage has to be slightly
reduced. This period is called the turn-on delay, because both the drain current and the drain voltage of
the device remain unchanged. Once the gate is charged to the threshold level, the MOSFET is ready to
carry current. In the second interval, the gate is rising from VTH to the Miller plateau level, VGS,Miller.
This is the linear operation of the device when current is proportional to the gate voltage. On the gate
side, current is flowing into the CGS and CGD capacitors just like in the first time interval and the VGS
voltage is increasing. On the output side of the device, the drain current is increasing, while the drain-to-
source voltage stays at the previous level (VDS,off). This can be understood looking at the schematic in
Figure 3. Until all the current is transferred into the MOSFET and the diode is turned-off completely to
be able to block reverse voltage across its pn junction, the drain voltage must stay at the output voltage
level. Entering into the third period of the turn-on procedure the gate is already charged to the sufficient
voltage (VGS,Miller) to carry the entire load current and the rectifier diode is turned off. That now allows
the drain voltage to fall. While the drain voltage falls across the device, the gateto- source voltage stays
steady. This is the Miller plateau region in the gate voltage waveform. All the gate current available from
the driver is diverted to discharge the CGD capacitor to facilitate the rapid voltage change across the
drain-to-source terminals. The drain current of the device stays constant since it is now limited by the
external circuitry, that is, the DC current source. The last step of the turn-on is to fully enhance the
conducting channel of the MOSFET by applying a higher gate drive voltage. The final amplitude of VGS
determines the ultimate on-resistance of the device during its on-time. Therefore, in this fourth interval,
VGS is increased from VGS,Miller to its final value, VDRV. This is accomplished by charging the CGS and
CGD capacitors, thus gate current is now split between the two components. While these capacitors are
being charged, the drain current is still constant, and the drain-to-source voltage is slightly decreasing as
the on resistance of the device is being reduced

Trong bước đầu tiên, điện dung đầu vào của thiết bị được tích điện từ 0 V đến VTH. Trong khoảng thời

gian này, hầu hết

cổng hiện tại đang sạc tụ điện CGS. Một dòng điện nhỏ cũng chạy qua tụ điện CGD. Như

điện áp tăng ở cực cổng và điện áp của tụ điện CGD phải giảm một chút. Cái này

khoảng thời gian được gọi là thời gian trễ bật, bởi vì cả dòng xả và điện áp xả của thiết bị

vẫn không thay đổi.

Khi cổng được sạc đến mức ngưỡng, MOSFET đã sẵn sàng mang dòng điện. Trong lần thứ hai
khoảng thời gian, cổng tăng từ VTH đến mức bình nguyên Miller, VGS, Miller. Đây là hoạt động tuyến

tính của

thiết bị khi dòng điện tỷ lệ với điện áp cổng. Ở phía cổng, dòng điện chạy vào CGS

và tụ điện CGD giống như trong khoảng thời gian đầu tiên và điện áp VGS đang tăng lên. Ở phía đầu ra

của

thiết bị, dòng xả đang tăng lên, trong khi điện áp từ nguồn vào nguồn vẫn ở mức trước đó

(VDS, tắt). Điều này có thể hiểu được khi nhìn vào sơ đồ trong Hình 3. Cho đến khi tất cả dòng điện được

chuyển vào

MOSFET và diode được tắt hoàn toàn để có thể chặn điện áp ngược trên pn của nó

đường giao nhau, điện áp cống phải ở mức điện áp đầu ra.

Bước vào giai đoạn thứ ba của quy trình bật, cổng đã được sạc đến điện áp đủ

(VGS, Miller) để mang toàn bộ dòng tải và diode chỉnh lưu bị tắt. Điều đó bây giờ cho phép cống

điện áp rơi. Trong khi điện áp xả giảm trên thiết bị, điện áp nguồn tụ vẫn ổn định.

Đây là vùng cao nguyên Miller trong dạng sóng điện áp cổng. Tất cả các cổng hiện tại có sẵn từ trình điều

khiển

được chuyển hướng để xả tụ điện CGD để tạo điều kiện thuận lợi cho sự thay đổi điện áp nhanh chóng

trên bộ thoát sang nguồn

thiết bị đầu cuối. Dòng xả của thiết bị không đổi vì nó hiện bị giới hạn bởi mạch bên ngoài,

tức là, nguồn dòng điện một chiều.

Bước cuối cùng của việc bật là để tăng cường hoàn toàn kênh dẫn của MOSFET bằng cách áp dụng

cổng cao hơn ổ đĩa điện áp. Biên độ cuối cùng của VGS xác định điện trở cuối cùng của thiết bị

trong thời gian đúng giờ của nó. Do đó, trong khoảng thứ tư này, VGS được tăng từ VGS, Miller đến giá

trị cuối cùng của nó, VDRV.

giữa

hai thành phần. Trong khi các tụ điện này đang được sạc, dòng xả vẫn không đổi, và

điện áp thoát ra nguồn đang giảm nhẹ do điện trở trên của thiết bị đang giảm
Quá trình tắt :

The description of the turn-off procedure for the MOSFET transistor is basically back tracking the turn-on
steps from the previous section. Start with VGS being equal to VDRV and the current in the device is the
full load current represented by IDC in Figure 3. The drain-to-source voltage is being defined by IDC and
the RDS(on) of the MOSFET. The four turn-off steps are shown in Figure 5. for completeness.

The first time interval is the turn-off delay that is required to discharge the CISS capacitance from its
initial value to the Miller plateau level. During this time, the gate current is supplied by the CISS
capacitor itself and it is flowing through the CGS and CGD capacitors of the MOSFET. The drain voltage of
the device is slightly increasing as the overdrive voltage is diminishing. The current in the drain is
unchanged. In the second period, the drain-to-source voltage of the MOSFET rises from ID⋅RDS(on) to
the final VDS,off level, where it is clamped to the output voltage by the rectifier diode according to the
simplified schematic of Figure 3. During this time period, which corresponds to the Miller plateau in the
gate voltage waveform, the gate current is strictly the charging current of the CGD capacitor because the
gate-to-source voltage is constant. This current is provided by the bypass capacitor of the power stage
and it is subtracted from the drain current. The total drain current still equals the load current, that is,
the inductor current represented by the DC current source in Figure 3. The beginning of the third time
interval is signified by the turn-on of the diode, thus providing an alternative route to the load current.
The gate voltage resumes falling from VGS,Miller to VTH. The majority of the gate current is coming out
of the CGS capacitor, because the CGD capacitor is virtually fully charged from the previous time
interval. The MOSFET is in linear operation and the declining gate-to-source voltage causes the drain
current to decrease and reach near zero by the end of this interval. Meanwhile the drain voltage is
steady at VDS,off due to the forward biased rectifier diode. The last step of the turn-off procedure is to
fully discharge the input capacitors of the device. VGS is further reduced until it reaches 0 V. The bigger
portion of the gate current, similarly to the third turn-off time interval, supplied by the CGS capacitor.
The drain current and the drain voltage in the device are unchanged. Summarizing the results, it can be
concluded that the MOSFET transistor can be switched between its highest and lowest impedance states
(either, turn-on or turn-off) in four time intervals. The lengths of all four time intervals are a function of
the parasitic capacitance values, the required voltage change across them and the available gate drive
current. This emphasizes the importance of the proper component selection and optimum gate drive
design for high speed, high frequency switching applications.

Unfortunately, these numbers correspond to the specific test conditions and to resistive loads, making
the comparison of different manufacturers’ products difficult. Also, switching performance in practical
applications with clamped inductive load is significantly different from the numbers given in the data
sheets.

Mô tả quy trình tắt cho bóng bán dẫn MOSFET về cơ bản là theo dõi lại quá trình bật

các bước từ phần trước. Bắt đầu với VGS bằng VDRV và dòng điện trong thiết bị là đầy

dòng tải được IDC đại diện trong Hình 3. Điện áp từ nguồn vào nguồn đang được IDC xác định và

RDS (bật) của MOSFET. Bốn bước tắt được thể hiện trong Hình 5. để có sự hoàn chỉnh.

Khoảng thời gian đầu tiên là thời gian trễ tắt cần thiết để xả điện dung CISS từ ban đầu của nó

giá trị ở mức bình nguyên Miller. Trong thời gian này, dòng điện cổng được cung cấp bởi chính tụ điện
CISS

và nó đang chảy qua các tụ CGS và CGD của MOSFET. Điện áp cống của thiết bị là

tăng nhẹ khi điện áp quá tải đang giảm dần. Dòng điện trong cống không đổi.

Trong khoảng thời gian thứ hai, điện áp xả vào nguồn của MOSFET tăng từ ID⋅RDS (bật) đến VDS cuối
cùng, tắt

mức, trong đó nó được kẹp vào điện áp đầu ra bởi diode chỉnh lưu theo sơ đồ đơn giản

của Hình 3. Trong khoảng thời gian này, tương ứng với bình nguyên Miller trong dạng sóng điện áp cổng,

dòng điện cổng hoàn toàn là dòng điện nạp của tụ điện CGD vì điện áp cổng vào nguồn là

liên tục. Dòng điện này được cung cấp bởi tụ điện rẽ nhánh của tầng công suất và nó được trừ khỏi

cống hiện tại. Tổng dòng xả vẫn bằng dòng tải, nghĩa là dòng điện dẫn được biểu diễn

bằng nguồn dòng một chiều trong Hình 3.

Sự bắt đầu của khoảng thời gian thứ ba được biểu thị bằng việc bật diode, do đó cung cấp một giải pháp
thay thế

tuyến đến dòng tải. Điện áp cổng tiếp tục giảm từ VGS, Miller đến VTH. Phần lớn các cổng

dòng điện đi ra khỏi tụ điện CGS, vì tụ điện CGD hầu như được sạc đầy từ

khoảng thời gian trước đó. MOSFET đang hoạt động tuyến tính và điện áp cổng vào nguồn giảm gây ra

dòng tiêu giảm và đạt gần bằng không vào cuối khoảng thời gian này. Trong khi đó điện áp cống

là ổn định ở VDS, tắt do điốt chỉnh lưu phân cực thuận.

Bước cuối cùng của quy trình tắt là xả hoàn toàn các tụ điện đầu vào của thiết bị. VGS là xa hơn
giảm cho đến khi nó đạt đến 0 V. Phần lớn hơn của dòng điện cổng, tương tự như thời gian tắt thứ ba

khoảng thời gian, được cung cấp bởi tụ điện CGS. Dòng xả và điện áp xả trong thiết bị là

không thay đổi.

Tóm tắt các kết quả, có thể kết luận rằng bóng bán dẫn MOSFET có thể được chuyển đổi giữa

trạng thái trở kháng cao nhất và thấp nhất (bật hoặc tắt) trong bốn khoảng thời gian. Chiều dài của tất
cả

bốn khoảng thời gian là một hàm của các giá trị điện dung ký sinh, sự thay đổi điện áp cần thiết trên

chúng và hiện tại của ổ cổng có sẵn. Điều này nhấn mạnh tầm quan trọng của thành phần thích hợp

lựa chọn và thiết kế ổ cổng tối ưu cho các ứng dụng chuyển mạch tần số cao, tốc độ cao.