0% found this document useful (0 votes)
19 views

Af5 M2NL16

Af5 JAGG
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PDF, TXT or read online on Scribd
0% found this document useful (0 votes)
19 views

Af5 M2NL16

Af5 JAGG
Copyright
© © All Rights Reserved
We take content rights seriously. If you suspect this is your content, claim it here.
Available Formats
Download as PDF, TXT or read online on Scribd
You are on page 1/ 2

Universidad Autónoma de Nuevo León

Facultad de Ingeniería Mecánica y Eléctrica


Coordinación de Electrónica y Comunicaciones
Electrónica Digital I
Producto Integrador de Aprendizaje
40 puntos
Oct. 2023 Diseño de sistemas secuenciales síncronos 33
Hora NL Matricula Nombre
M2 16 1994950 Peña Cárdenas Ariel Alejandro
El proyecto solicitado, consiste en el diseño, simulación y construcción del prototipo de un sistema
secuencial síncrono.
Para su evaluación es necesario programar una entrevista con el profesor, en la cual se mostrará
el prototipo y se explicarán los procedimientos y los resultados obtenidos con el apoyo de una
presentación, Antes de la entrevista, se deben haber subido los archivos entregables solicitados
a la plataforma Google Classroom. La fecha límite para la entrega de los proyectos es de al menos
dos días antes de la fecha programada para el examen ordinario. Se solicita a los estudiantes ser
previsores y no se aceptarán proyectos entregados después de la fecha acordada.
Problema propuesto:
Se requiere el diseño, simulación y construcción de un prototipo de un sistema digital secuencial
síncrono y cíclico con cinco salidas llamadas: N5, N4, N3, N2 y N1. El sistema cuenta con dos entradas
de interruptores deslizables, A y B, que permiten seleccionar una de cuatro posibles secuencias. Si A y
B tienen un valor de cero, todas las salidas permanecerán en cero en las condiciones iniciales.
Si A=0 y B=1, se efectuará la secuencia 1 correspondiente al código Wan-Go de forma ascendente y
cíclica de T0 a T15 como se indica en la tabla S1.
Si A=1 y B=0, se efectuará la secuencia 2 correspondiente al código Johnson de forma ascendente y
cíclica de T0 a T9 como se indica en la tabla S2.
Si A y B tienen un valor de uno, todas las salidas permanecerán en uno en una prueba de lámpara, y al
soltarla, la secuencia continuará partiendo del valor actual hacia el estado correspondiente al nuevo
valor de A y B.
Cada cambio en el valor de las salidas dependerá de la señal de sincronía Clk.
S1, A=0, B=1 de t=0 a t=15 cíclico S2, A=1, B=0 de t=0 a t=9 cíclico
T N5 N4 N3 N2 N1 V(10) T N5 N4 N3 N2 N1 V(10)

0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 0 1 1 1 0 0 0 0 1 1

2 0 0 0 1 0 2 2 0 0 0 1 1 3

3 0 0 1 0 0 4 3 0 0 1 1 1 7

4 0 1 0 0 0 8 4 0 1 1 1 1 15

5 1 0 0 0 0 16 5 1 1 1 1 1 31

6 0 0 0 1 1 3 6 1 1 1 1 0 30

7 0 0 1 1 0 6 7 1 1 1 0 0 28

8 0 1 1 0 0 12 8 1 1 0 0 0 24

9 1 1 0 0 0 24 9 1 0 0 0 0 16

10 0 0 1 1 1 7

11 0 1 1 1 0 14

12 1 1 1 0 0 28

13 0 1 1 1 1 15

14 1 1 1 1 0 30

15 1 1 1 1 1 31

Además, se debe incluir un botón adicional llamado Rst (Reset) que permita apagar todas las luces sin
importar el estado actual del sistema. Al soltar el botón Rst, al llegar el pulso de clk se iniciará de nuevo
la secuencia que se encuentre seleccionada en ese momento.
Es indispensable considerar que el diseño del sistema debe ser simulado antes de su construcción y que
se debe presentar un informe que incluya el diseño, la simulación y la construcción del prototipo.
"El esfuerzo sin resultados es solo una buena intención. No es suficiente trabajar duro, hay que
trabajar inteligentemente y obtener los resultados deseados."
Cuadro de avance, actividades recomendadas por semana para la realización del proyecto final

1 2 3 4 5
Revisión de Diagrama Tabla de Diagrama Construcción
Código Documentación y
la de Estado esquemático y del prototipo
ABEL-HDL entrega
redacción. Transición Siguiente su simulación.
Asesorías No asesorías

Instrucciones de entrega
Reporte conteniendo lo siguiente:

1 Redacción del problema


2 Diagrama de bloques
3 Diagrama de Transición
4 Tabla de Estado siguiente cumpliendo con el formato visto en clase
5 El archivo del código ABEL-HDL
6 Imagen de la distribución de terminales (PIN OUT)
7 Imagen del diagrama en PROTEUS
8 Foto del prototipo implementado
9 Conclusiones
10 Recomendaciones

Presentación con las siguientes diapositivas:


1 Portada.
2 Redacción del problema.
3 Diagrama de bloques
4 Diagrama de transición
5 Tabla de Estado siguiente.
6 Código ABEL-HDL
7 Imagen de la distribución de terminales (pin out).
8 Diagrama lógico en PROTEUS
9 Simulación de Proteus en un Gif animado.
10 Foto del prototipo implementado
11 Conclusiones
12 Recomendaciones

Archivos entregables Formato


1 Reporte PDF
2 IspStarter ABL y JED
3 PROTEUS PSDPRJ
4 Animación de la simulación GIF
5 Presentación PPT

Criterios de evaluación Puntos


Reporte completo PDF pdf Obligatorio
Archivos entregables, ABL, JED, Proteus, Gif y PPT Obligatorios
Prototipo funcionando correctamente y su explicación en la entrevista de los
40
procedimientos y resultados obtenidos

“No es la inteligencia ni la fuerza lo que


nos permite sobrevivir como especie,
sino nuestra capacidad de adaptación.”
Natalia Gómez Del Pozuelo .

Dr. Santos Guzmán Lopez Dr. Arnulfo Treviño Cubero


Rector U.A.N.L Director de la F.I.M.E

You might also like