![module led_170311 (out,clk);
input clk;
output out;
reg[24:0]count;
assign out = count[24];
always @(posedge(clk)) begin
count = count + 1;
end
endmodule](https://image.slidesharecdn.com/lfpga-171013033108/85/L-fpga-13-320.jpg)
Lチカからはじめるfpga入門
- 2. 今岡 通博 imaoka michihiro @imaoca 今岡⼯学事務所 個⼈事業主代表 組込み系受託開発、FPGA応⽤製品、書籍等執筆、回路設計、 基板設計、⾮常勤講師 愛媛県松⼭市在住 ・元⽇本DEC(Digital Equipment Corp.)他 ・最近は原稿を書いていることが多い ・セキュリティ・キャンプの講師とか ・ハードウエアスタートアップ⽀援 ・Microsoft MVP(Windows Development) ・FPGAスタートアップ主宰 ・Androidの会コミュニティ運営委員
- 4. AI 特 DNN FPGA 注目 背景 • AI FPGA神 Intel入 • 型 限界 • NN 実行 並列化 余地 • 低消費電力/高速化 • 学習済 化 • AI 化 家電
- 5. FPGA Field Programable Gate Array • 半導体 一種 • 回路 書 込 変更
- 6. 各社 動向 • Microsoft : Catapult,BrainWave • Amazon : AWS F1 • Google : TPU • IBM : Power-PC + GPU
- 7. Silicon alternatives for DNNs CPU GPU FPGA (Soft DPU) Hard DPU ASICs Flexibility Efficency Cerebras Google TPU Graphcore Groq Intel Nervana Movidius Wave Computing BrainWave Baidu SDA Deephi Tech ESE Teradeep Etc. DSP 出典 Microsoft Accelerating Persistent Neural Networks at Datacenter Scale
- 8. 8 FPGAs ideal for adapting to rapidly evolving ML CNNs, LSTMs, MLPs, reinforcement learning, feature extraction, decision trees, etc. Inference-optimized numerical precision Exploit sparsity, deep compression for larger, faster models Excellent inference performance at low batch sizes Ultra-low latency serving on modern DNNs >10X lower than CPUs and GPUs Scale to many FPGAs in single DNN service The power of Deep Learning on FPGA Performance Flexibility Scale Microsoft has the world’s largest cloud investment in FPGAs Multiple Exa-Ops of aggregate AI capacity BrainWave runs on Microsoft’s scale infrastructure 出典 Microsoft Accelerating Persistent Neural Networks at Datacenter Scale
- 10. 環境 • Quartus II 13.0sp1 Web Edition • Verilog-HDL • Intel(Altera) Cyclone IV
- 13. module led_170311 (out,clk); input clk; output out; reg[24:0]count; assign out = count[24]; always @(posedge(clk)) begin count = count + 1; end endmodule
- 14. RTL Viewer
- 15. DEMO
- 16. 因 Arduino void setup() { pinMode(13, OUTPUT); } void loop() { digitalWrite(13, HIGH); delay(1000); digitalWrite(13, LOW); delay(1000); }
- 19. =告知 願 = 日本Android 会 協賛企業絶賛募集中 日本Android 会FPGA部 設立 登録 願 https://www.facebook.com/groups/ 380071492406698/ 出展